Цифровые интегральные микросхемы

K1 = J1 = 1,

J2 = K2 = TQ1 ,

J3 = K3 = TQ1 Q2,

а его схема представлена на рис. 44.

Рис. 44. Реверсивный двоичный параллельный счетчик с K сч. = 8

1. Определяем необходимое количество триггеров:

.

Округляем m до двух.

2. Находим число избыточных состояний:

22 - 3 = 1

3. Из числа возможных состояний счетчика исключим, например, состояние

Q1 = Q2 = 1

4. Строим таблицу переходов счетчика:

5. Составляем карты переходов триггеров счетчика, проставляя в клетках, соответствующим исключенным наборам, прочерк:

6. Выбираем тип триггеров (D-триггер). Используя матрицу переходов D-триггера и построенные карты переходов триггеров счетчика, строим карты функций входов триггеров:

Находим функции входов триггеров счетчика:

7. Строим схему счетчика (рис. 45):

Рис. 45. Параллельный недвоичный счетчик с K сч. = 3 на D-триггерах

Как видно из схемы, исключение из состояний счетчика двоичного числа 11 достигается подачей сигналов с инверсных выходов первого и второго разрядов на вход первого разряда.

При использовании в счетчике триггеров JK-типа функции входов имеют вид:

J1 =, J2 = Q1 , K1 = K2 = 1,

а его схема приведена на рис. 46:

Рис. 46. Параллельный недвоичный счетчик с K сч. = 3 на JK-триггерах

Двоично-десятичные счетчики. Двоично-десятичные счетчики имеют K сч. = 10. Их синтезируют на основе четырехразрядного счетчика, исключая N = 2m - K сч. = 24 - 10 = 6 избыточных состояний. Так как исключить можно любые 6 из 16 состояний, то общее число возможных схем построения таких счетчиков достигает приблизительно 76 106 .

В разных вариантах схем одному и тому же десятичному числу могут соответствовать различные кодовые комбинации, т. е. различные варианты счетчиков работают в различных двоично-десятичных кодах.

Особую форму составляют двоично-десятичные счетчики, работающие в самодополняющихся кодах, особенностью которых является соответствие обратных двоичных чисел обратным десятичным числам. Целесообразность такого соответствия очевидна, так как в ЭВМ операции вычитания заменяются операцией сложения кода уменьшаемого с обратным кодом вычитаемого. Примером такого самодополняющегося кода может быть следующий код:

Последовательность синтеза двоично-десятичных счетчиков не отличается от синтеза недвоичных счетчиков.

6.2 Цифровые регистры

Цифровыми регистрами называют устройства, предназначенные для хранения и преобразования многоразрядных двоичных чисел. Запоминающими элементами регистра являются триггеры, число которых равно разрядности хранимых чисел. Кроме триггеров регистры содержат также комбинационные схемы, предназначенные для ввода и вывода хранимых чисел, преобразования их кодов, сдвига кодов на то или иное число разрядов. Информация в регистрах хранится, как правило, в течение некоторого количества тактов

Различают параллельные регистры (регистры памяти), последовательные регистры (регистры сдвига), параллельно-последовательные регистры (например, ввод в параллельном коде, вывод - в последовательном и наоборот).

В регистрах памяти число вводится (выводится) за один такт, а в регистрах сдвига - за n тактов, где n - разрядность чисел.

По способу ввода-вывода регистры подразделяются на однофазные и парафазные. В однофазных ввод (и вывод) производится только в прямом или только в обратном коде, в парафазных возможен ввод и вывод как в прямом, так и в обратном кодах.

В параллельных регистрах можно производить поразрядные логические операции с хранимым числом и вновь вводимым. Вид логических операций зависит от типа триггеров, составляющих регистр, и комбинации сигналов управления.

Регистры сдвига применяются для преобразования последовательного кода в параллельный (и обратно), для умножения и деления многоразрядных чисел и т. д.

Изменение хранящейся информации (ввод новой информации) происходит после соответствующего изменения сигналов на входах A при поступлении определенного уровня (С = 0 или С = 1) или фронта синхросигналов. В качестве разрядов регистра памяти используются синхронизируемые D-триггеры, если информация поступает в виде однофазных сигналов, или RS-триггеры, если информация поступает в виде парафазных сигналов (рис. 48)

а б

Рис. 48. Регистры памяти: а - однофазный; б - парафазный

Предварительная очистка регистра производится с помощью асинхронных входов Rа установки триггеров в нулевое состояние.

После поступления m синхроимпульсов весь регистр оказывается заполненным разрядами числа А, и первый разряд числа (A0) появляется на выходе Q0 регистра. В течение последующих m синхроимпульсов производится последовательный поразрядный вывод из регистра записанного числа, после чего регистр оказывается полностью очищенным.

При синтезе последовательного регистра достаточно рассмотреть процесс передачи информации между (Pm - i)-м триггером и либо (Pm - i + 1)-м (при сдвиге вправо), либо (Pm - i - 1)-м триггером (при сдвиге влево).

Синтез достаточно просто осуществляется с применением методики, рассмотренной при синтезе параллельных счетчиков.

Сдвиговые регистры обычно реализуются на синхронных D-триггерах (рис. 50).

Рис. 51. Реверсивный сдвиговый регистр

При построении сдвиговых регистров обязательным является применение триггеров, синхронизируемых фронтом. В противном случае за время действия одного синхросигнала информация в регистре продвигается более чем на один разряд, т. е. нормальное функционирование регистра - сдвиг на один разряд за один такт - нарушается.

Функциональные возможности сдвигового регистра можно расширить, если его дополнить входами параллельной загрузки и выходами всех разрядов регистра для параллельной выдачи информации.

6.3 Генераторы числовых последовательностей

Последовательностные устройства этого типа называют также распределителями сигналов, так как последовательность двоичных чисел на их выходах используется для управления работой других цифровых узлов. Число состояний генератора называется длиной последовательности чисел Ln, которая равна количеству тактов, после которого последовательность чисел на выходе генератора повторяется.

По своей структуре генераторы чисел близки либо к счетчикам, либо к регистрам.

Генераторы на основе счетчиков. Любой счетчик можно считать генератором последовательности чисел, имеющей Ln = Kсч. Как правило, требуемое число разрядов генератора равно числу двоичных разрядов m в генерируемых числах. Если m > log2 Ln, то для уменьшения числа используемых триггеров структура генераторов изменяется. В этом случае генератор целесообразнее строить в виде счетчика с модулем счета Kс = Ln и подключенной к его выходам комбинационной схемой (КС), синтезирующей требуемые значения двоичных чисел последовательности.

В качестве примера рассмотрим генератор чисел 3 - 2 - 12 - 4. Так как Ln = 4, то за основу генератора можно взять двухразрядный счетчик с Kсч. = 4, который генерирует числа 0 - 1 - 2 - 3. Подключив к выходам счетчика КС, выполняющую преобразование кодов в соответствии с табл. 14, получим структуру генератора, образующего заданную последовательность чисел (рис. 52).

Рис. 52. Генератор числовой последовательности на основе счетчика с выходной комбинационной схемой

Временная диаграмма работы такого генератора приведена на рис. 53

Построив граф состояний (рис. 54), например, трехразрядного регистра со сдвигом вправо, показывающий все возможные переходы при вводе в первый разряд нуля или единицы, можно увидеть, что число реализуемых последовательностей чисел будет весьма значительно.

Рис. 54. Возможные графы переходов трехразрядного регистра

1. Составляется таблица переходов состояний разрядов регистра (табл. 15).

Таблица 15

2. Составляются карты Карно для переходов триггера первого разряда и его функции входов z0. Обычно, в сдвиговых регистрах используются D-триггеры, поэтому z0 = D0 (рис. 55)

Рис. 55. Карты Карно для триггера первого разряда

3. Находится значение функции D0:

.

4. Составление логической схемы генератора выполняется построением управляющей комбинационной схемы, реализующей функцию входов D0 , и ее подключением ко входу первого разряда сдвигового регистра (рис. 56)

Рис. 56. Логическая схема генератора последовательности на основе регистра

Синтезировав комбинационную схему с перестраиваемой структурой, можно получить ряд различных последовательностей от одного устройства.

Генераторы на основе регистров образуют только циклические последовательности чисел. Для реализации любых нециклических последовательностей требуется использование дополнительных комбинационных преобразователей кодов, включаемых на выходе генератора.

Порядок появления чисел в последовательности можно считать случайным, а повторение чисел происходит через 2m - 1 тактов, поэтому такие схемы называются генераторами псевдослучайных последовательностей. При увеличении m длина псевдослучайных последовательностей быстро возрастает, поэтому генераторы, имеющие m > 10, широко используются в цифровой аппаратуре для формирования множества тестовых сигналов, необходимых для контроля и диагностики неисправностей.

7. ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

В цифровых системах используются внешние и внутренние запоминающие устройства (ЗУ). Внешние ЗУ до сих пор реализуют на магнитных лентах, магнитных и оптических дисках. Внутренние ЗУ в основном - полупроводниковые - предназначены для хранения промежуточных данных и программ обработки данных. Внутренние ЗУ делятся на оперативные ЗУ и постоянные ЗУ.

Оперативные запоминающие устройства (ОЗУ) характеризуются возможностью быстрого ввода/вывода (записи/считывания) информации в виде двоичных чисел в свою любую отдельную ячейку. Поэтому синонимом ОЗУ является память с произвольной выборкой (RAM-Random Access Memory).

Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11