 |
|
|||
 |
||||||||||||||||||||||||||||||||||||||||||||||||||
Меню |
||||||||||||||||||||||||||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Основные характеристики ОЗУ: Номинальное напряжение питания…………………5 В±5% Выходное напряжение низкого уровня……………? 0,45 В Выходное напряжение высокого уровня…………? 2,4 В Напряжение на антизвонном диоде………………..? -1,5 В Входной ток низкого уровня ………………………? 400 мкА Выходной ток высокого…………………………….. ?50 мкА Ток потребления……………………………………… ? 100 мА Время выборки адреса………………………………? 120 нс Время доступа…………………………………………?40 нс Время выборки разрешения…………………………? 35 нс Время выборки хранения…………………………….?35 нс Время выборки записи…………………………….…? 35 нс Время выборки считывания……………………….…? 40 нс Входная емкость.………………………………………? 5 пФ Выходная емкость………………………………..……? 8 Пф 1.2.6 Контроллер приоритета прерываний (КПП) КР580ВН59Микросхема представляет собой программированный контроллер прерываний, который обслуживает до восьми запросов на прерывание ЦП, поступающих от внешних устройств по линии IRO - IR7.Схема сопряжения с шиной данных - обеспечивает взаимодействие микросхемы с внешней шиной данных, используя сигналы CS, WR, RD, A0 коммутирует внутренние цепи. Низкий уровень (0) на входе CS разрешает подключение м/с к шине, высокий уровень переводит ее выходы в отключенное состояние. Сигнал на входе A0 определяет, какой регистр будет выбираться при операциях чтения и записи: 1- будет выбран маски, 0 - будет выбран регистр управления / состояния или один из системных регистров, в зависимости от предыдущих команд. По низкому сигналу на входах WR (RD) производится запись (чтение ) выбранного регистра, при этом на входе CS должен быть низкий уровень.Регистр запросов IRR (Interrupt request register) - отдельные его биты отвечают входам IRQ. 1 в соответствующем разряде показывает, что по соответствующему входу имеется запрос.Регистр состояния / выполнения ISR (Interrupt Status Register) - отдельные его биты отвечают за то, какие прерывания в данный момент обрабатываются.Регистр маскирования IMR (Interrupt Mask Register) - 1 в соответствующем разряде запрещает обработку своего запроса.Схема контроля приоритетов - определяет порядок выполнения запросов, полученных по различным входам IRQ. Режимы работы контроллера :1. Режим фиксированных приоритетов. В этом режиме приоритеты расставляются в следующем порядке : 7( низший приоритет ) - у входа IRQ7, ..., 0( высший ) - у входа IRQ0. Обработка запроса с меньшим приоритетом задерживается до окончания обработки запроса с более высоким приоритетом. Этот режим устанавливается после операции сброса.2. Режим автоматического сдвига приоритетов. В этом режиме последнее обработанное прерывание получает низший приоритет, приоритеты остальных входов циклически сдвигаются ( см. таблицу ).3. Режим программного сдвига приоритетов. Аналогичен предыдущему, но дно приоритетов устанавливается на прерывание с программно указываемым номером.4. Автоматическое завершение прерывания AEOI. В этом режиме контроллер сбрасывает флаг обработки в ISR сразу же после получения ответа от процессора по линии INTA, т.е. в контроллер не надо посылать команду завершения прерывания EOI. Однако не рекомендуется использовать этот режим, т.к. подпрограмма обработки для такого режима должна допускать повторное вхождения, а также возможна потеря порядка данных, получаемых по прерыванию. В этом режиме контроллер "думает", что обработка прерывания происходит мгновенно.5. Режим специальной маски. В этом режиме можно забыть о порядке приоритетов прерываний и обработать имеющиеся запросы в том порядке, в каком удобнее. После отмены режима старый порядок приоритетов сохраняется.6. Режим опроса. В этом режиме прерывания как таковые не происходят вообще. Программа пользователя должна сама опрашивать содержимое регистра IRR и обрабатывать появление 1 в его разрядах как запрос.Размещение приоритетов в режиме сдвига приоритетовВход IRQ с высшим приоритетом IRQ0 0 1 2 3 4 5 6 7 IRQ1 7 0 1 2 3 4 5 6 IRQ2 6 7 0 1 2 3 4 5 IRQ3 5 6 7 0 1 2 3 4 IRQ4 4 5 6 7 0 1 2 3 IRQ5 3 4 5 6 7 0 1 2 IRQ6 2 3 4 5 6 7 0 1 IRQ7 1 2 3 4 5 6 7 0Условное обозначение ОЗУ представлено в Приложении 1 (DD17)Выводы КПП:27 - А0 - Сигнал выбора регистра, Адрес;4-11 - D7-D0 - Шина данных;1 - CS - Выбор микросхемы;2 - WR - Чтение;27 - А0 - Запись;12,13,15 - CAS0- CAS2 - Каскадирование;14 - GND - Общий;16 - SP - Выбор ведущего/ведомого режима;17 - INT - Запрос прерывания на процессор;18-25 - IR0-IR7 - Запрос прерывания;26 - INTA - Подтверждение прерывания от процессора;28 - E+ - Напряжение питания;Основные характеристики КПП: Вых. ток в сост. «лог. 0» на ШД=2,0 мА (i0выхШД)Вых. ток в сост. «лог. 1» на ШД=0,4 мА (i1выхШД)Вых. ток в сост. «лог. 0» на ШУ= 2 мА (i0выхШУ)Вых. ток в сост. «лог. 1» на Ш= 0,4 мА (i1выхШУ)Вх. ток в сост. «лог. 0» на ШУ, ШД, ША= 10 мкАВх. ток в сост. «лог. 1» на ШУ, ШД, ША= 10 мкАМакс. ёмкость нагр. по ШД, ШУ= 100 пфЧисло выводов = 28Напряжение питания=+5 ВТок потр.=100 мА1.2.7 Дешифратор К155ИД6Условное обозначение Дешифратора представлено в Приложении 1 (DD10)Основные характеристики: Входной ток, мА, не более:низкого уровня ……………………………………… -1,6высокого уровня ………………………………………0,04Входное напряжение, В:низкого уровня, не более ……………………………0,4высокого уровня не менее ……………………..……2,4Выходной ток, мА, не более:низкого уровня ………………………………………16высокого уровня………………………………………- 0, 4 Средний ток потребления, не более ………………15мАНапряжение питания…………………………………5В.1.2.8 Логические элементы4 логических элемента 2И на К155ЛИ1. Микросхема имеет два входа на каждый элемент, на выходе вырабатывается сигнал логического И.4 логических элемента 2ИЛИ на К155ЛЛ1. Микросхема имеет два входа на каждый элемент, на выходе вырабатывается сигнал логического ИЛИ.Условное обозначение Логических элементов представлено в Приложении 1 К155ЛИ1 (DD9.1 - DD9.4); К155ЛЛ1 (DD11);Основные характеристики К155ЛИ1 и К155ЛЛ1:Входной ток, мА, не более: низкого уровня ………………………………………-1,6высокого уровня ……………………………………..0,04Входное напряжение, В:низкого уровня, не более …………………………….0,4высокого уровня не менее ……………………………2,4Выходной ток, мА, не более: низкого уровня ………………………………………16высокого уровня…………………………………… - 0, 4 Средний ток потребления, не более ………………15мАНапряжение питания………………………………….5В.1.3 Разработка структурной схемы проектируемого устройстваСоставные части проектируемого устройства изображаются упрощенно в виде прямоугольников произвольной формы (Рисунок 2 - Структурная схема МПС), т. е. с применением условно-графических обозначений. Непосредственно рассматривая проектируемую мной МПС на базе I8080 в её составе можно следующие наиболее важных блоки:Генератор тактовых импульсов (ГТИ) - предназначен для создания последовательностей тактовых импульсов Ф1 и Ф2, а также сигналов готовности Гт, сброса Сбр и строба состояния СС.Программируемый связной адаптер (ПСА) - представляет собой универсальное приемо-передающее устройство, которое преобразует снимаемую с ШД МПС информацию из параллельной формы в последовательную, пригодную для передачи в линию связи, а также осуществляет обратное преобразование.Программируемый периферийный адаптер (ППА) - при использовании в качестве интерфейсной БИС позволяет подключать к МПС различное периферийное оборудование без дополнительных логических схем. Инициализация и управление работой ППА осуществляется с использованием шести управляющих и адресующих сигналов, подаваемых низ МПС по линиям управления, 8-разрядного управляющего слова режима, подаваемого от МП через шину данных, а также ряда сигналов, поступающих из внешних устройств.Программируемый интервальный таймер (ПИТ) - предназначен для реализации различных времязадающих функций. Инициализация и управление работой ПИТ осуществляется с использованием пяти управляющих сигналов, подаваемых от МП по линиям управления, трех 8-разрядных управляющих слов, подаваемых от МП по шине данных, а также трех входных и трех разрешающих сигналов, поступающих от внешних устройств.Оперативное запоминающее устройство (ОЗУ) - предназначено для временного хранения промежуточных вычислений.Постоянное запоминающее устройство (ПЗУ) - память программы, в которую записана программа (последовательность выполнения команд) микроЭВМ и постоянные величины (константы), необходимые для ее выполнения.Микропроцессор (МП) - программно-управляемое устройство, осуществляющее обработку информации и управление ею. Аналого-цифровой преобразователь (АЦП) - сигналы с аналоговых датчиков V1…V3 преобразует в цифровую форму. С выхода АЦП коды, полученные от аналоговых датчиков сохраняются в памяти для дальнейшей обработки.Цифро-аналоговый преобразователь - преобразует цифровую информацию в аналоговые сигналы. МПС формирует управляющее воздействие в виде аналогового сигнала с ЦАП. Код поступающий на вход ЦАП формируется как сумма значений полученных после преобразования с АЦП от датчиков V1…V3.Контроллер приоритета прерываний (КПП) - формирует запрос на прерывание работы МП БИС и выдаёт на шину данных микро-ЭВМ трехбайтовую команду CALL<A1><A2> и ответ на после-довательное поступление трех сигналов ОБ. Пр с шины управлении микро-ЭВМ. Обрабатывает запросы на прерывания четырех уровней:· INT0 - отказ источника питания (датчик аварийной ситуации Х0)· INT1 - запрос от аварийного датчика· INT2 - запрос от внешней ЭВМ· INT3 - запрос с пульта оператораПульт оператора (ПО) - пульт управления содержит регистр со светодиодами индикации значений двоичных датчиков Х1…Х5, кнопку сброса, аварийную сигнализацию при сигнале от датчика Х0, тумблер «Останов», опрашиваемый каждый раз в конце программы. Рисунок 21.4 Разработка принципиальной схемы устройстваПринципиальная схема МПС разрабатывается на основе структурной схемы, которая была разработана в предыдущем разделе. Принципиальная схема является самой полной схемой. На ней изображены все элементы которые в дальнейшем будут находиться в печатной плате. Принципиальная схема проектируемого устройства изображена на формате А3 в Приложении_1.Главным звеном микропроцессорной системы является центральный процессор. Он представляет собой программно-управляемое устройство, предназначенное для обработки цифровой информации и управления процессом этой обработки. Типовая схема центрального процессора включает в себя микропроцессор КР580ВМ80А(DD1), генератор тактовых импульсов (ГТИ) КР580ГФ24(DD2), системный контроллер (СК) КР580 ВК38 (DD5) и адресные регистры КР580ИР82 (DD3,DD4).Частота следования синхроимпульсов F1 и F2 в девять раз меньше частоты кварцевого резонатора ZQ1, нужно использовать кварцевый резонатор с частотой 18 КГц. Сопротивление кварцевого резонатора носит индуктивный характер, что приводит к снижению рабочей частоты. Для компенсации индуктивной составляющей резонатора последовательно с ним включается конденсатор емкостью 15-30 пФ.Кроме тактирования микропроцессора ГТИ используется также как источник системных тактовых сигналов CLK.Сигнал INT предназначен для начальной установки системных модулей при включении питания. Сигналы HOLD, HLDA, BUSEN реализуют режим прямого доступа к магистрали со стороны других активных модулей системы. Системный контроллер формирует стробы записи, чтения, сигнал подтверждения прерывания а также буферизирует двунаправленную шину данных.Построение модулей памяти МПC. Исходными «кирпичиками» при построении модулей памяти служат отдельные БИС оперативной памяти, а также БИС ПЗУ. При построении модулей памяти возникают задачи наращивания информационной емкости путем объединения БИС в соответствующую матрицу. Наращивание емкости может производиться двумя путями. Во-первых, можно расширять разрядность путем параллельного включения БИС. Последние в этом случае объединяются по всем выводам, кроме информационных, которые в совокупности образуют расширенную информационную шину.Второй путь наращивания информационной емкости -- объединение БИС памяти по информационным входам -- выходам. Кроме них объединяются все остальные входы за исключением входов CS (выбор чипа). Сигналы на этих входах определяют, какой из микросхем необходимо включаться в работу. Максимальное число объединяемых таким образом БИС определяется допустимой емкостной нагрузкой на выходе микросхемы.В данном случае используются микросхемы ПЗУ КР568РЕ1 - 2К*8 и ОЗУ КР541РУ2 - 1К*4. Выбор нужного слова производится с помощью 11 адресных сигналов А0--А10. Кроме того, эти микросхемы имеют входы CS (выбор чипа), управление этими входами осуществляется с помощью дешифратора типа К155ИД6, выборка микросхемы осуществляется подачей на дешифратор сигналов ADR11-ADR14. Микросхемы ПЗУ (ROM) и ОЗУ (RAM) включаются в работу в соответствии с таблицей раскраски памяти, таблица 2Таблица 2
| |
|||||||||||||||||||||||||||||||||||||||||||||||||
| © 2010 Все права защищены. | ||||||||||||||||||||||||||||||||||||||||||||||||||
