скачать рефераты

скачать рефераты

 
 
скачать рефераты скачать рефераты

Меню

Многопроцессорный вычислительный комплекс скачать рефераты

p align="left">Контроллер прерываний служит для прерывания процессора при обращении к нему какого-либо устройства.

Прерывание организуется следующим образом:

Устройство ввода-вывода может запросить обслуживание путем подачи активного сигнала на один из входов запроса IRQ0 - IRQ7 через системную шину. Если контроллер удовлетворит запрос, его вывод INTR активизируется и соответствующий сигнал поступает на вход INTR процессора. Вход INTR микропроцессора асинхронный, то есть он может принять запрос в любое время. Процессор выдает два импульса подтверждения прерывания INTA, которые сообщают контроллеру о том, что процессор воспринял его запрос на прерывание. Первый импульс INTA используется контроллером для определения источника выдачи вектора прерывания. По второму импульсу INTA контроллер помещает на шину данных байт вектора прерывания.

Блок памяти состоит из следующих устройств: регистр адреса, шинный формирователь для данных, ПЗУ, ОЗУ.

Блок контроллеров ПУ включает в свой состав два контроллера: для последовательных и параллельных периферийных устройств.

Общее функционирование комплекса ничем не отличается от работы простой ЭВМ общего назначения. Отличие в том, что после формирования сигналов MRDC или MWDC одним процессором, начинает отслеживаться ситуация, когда эти сигналы сформирует другой процессор и перевод этого процессора в состояние ожидания. После завершения работы с памятью первый процессор формирует сигнал, переводящий второй процессор из состояния ожидания в рабочий режим.

3. Выбор и обоснование элементов

Описание микропроцессора 80386:

Вывод - ВНЕ - выходной сигнал разрешения передачи старшего байта, активный - низкий.:

Выводы S0,S1 - выходные сигналы состояния. Вместе с М/-IO,COD/ -INTA определяют текущее состояние микропроцессора.

Выводы PEREQ,-PEACK - входной и выходной сигнал соответственно. Запрос от сопроцессора и подтверждение сопроцессору. Не используется.

Выводы А23 - А0 - выходы на шину адреса. Разряды А23 - А16 во время обращения к портам равны нулю.

Выводы D15 - D0 - двунаправленная шина данных.

Вывод CLK - входной сигнал синхронизации микропроцессора, внутри делится на 2.

Вывод RESET - входной сигнал сброса микропроцессора. Активный- высокий. Минимальная длительность - 16 тактов системного синхросигнала.

Вывод M/-IO - выходной сигнал, позволяет отличить обращение к памяти от обращения к порту.

Вывод COD/-INTA - выходной сигнал, позволяет отличить цикл выборки команды от цикла чтения данных и цикл подтверждения прерывания от цикла чтения/записи порта.

Вывод -LOCK - выходной сигнал блокировки захвата шины. Активизируется по команде LOCK или в цикле подтверждения прерывания.

Вывод -READY - входной сигнал готовности шины. Завершает цикл шины. Активный - низкий. Игнорируется во время активного сигнала HLDA.

Выводы HOLD,HLDA - входной и выходной сигналы соответственно. Запрос на захват шины и подтверждение захвата.

Вывод INTR - входной сигнал запроса на прерывание.

Вывод NMI - входной сигнал немаскируемого запроса на прерывание. Циклы подтверждения прерывания не вырабатываются.

Описание синхрогенератора К1810ГФ84.

Синхрогенератор ( или генератор тактовых импульсов ) К1810ГФ84 служит для синхронизации работы процессора и других периферийных микросхем. Он также синхронизирует сигнал готовности READY при его генерации асинхронными микросхемами или схемами с иной синхронизацией. Также генерирует сигнал RESET сброса процессора при включении питания или при нажатии кнопки RESET (сброс).

Конструктивно микросхема выполнена по CMOS-технологии в корпусе с 18 выводами, расположенными в два ряда.

Описание выводов микросхемы: CLK - системная синхронизация, используеncz микропроцессором и другими микросхемами, работа которых должна быть синхронной с ним (частота выхода CLK равна удвоенной внутренней процессорной частоте и определяется частотой используемого кварца, а именно равна 12 МГц); F/C - выбор частоты/кристалла, определяет источник для создания синхронизирующего сигнала CLK(когда F/C=0 для генерации CLK используется внутрисхемный осциллятор, если F/C=1, то используется входной сигнал, подаваемый на вход EFI); EFI - этот вход управляет генерацией сигнала CLK, если F/C=1 (в PC/AT не используется); Х1,Х2 - через эти выводы кварц подсоединяется к внутреннему генератору для создания колебательного контура;

PCLK - это выход синхросигнала с частотой, равной половине частоты CLK (в PC/AT не используется); ARDYEN - это сигнал разрешения асинхронного входа готовности, выделяет сигнал ARDY, используемый для удлинения текущего цикла шины; ARDY - это входной асинхронный сигнал для образования выходного сигнала READY на удлинение цикла шины; SRDYEN - этот входной сигнал аналогичен ARDYEN, но только он синхронный, выбирает SRDY как источник формирования выходного сигнала READY; SRDY - это входной сигнал синхронизированной готовности, должен быть синхронизирован относительно CLK; S0,S1 - эти входы соединены с выводами S0,S1 процессора, давая синхрогенератору информацию о цикле шины; READY - это выходной сигнал готовности, который разрешает завершение текущего цикла шины; RES - это входной сигнал `входной сброс', который разрешает выходной сигнал RESET синхрогенератора; RESET - это выходной сигнал, который появляется при подаче сигнала разрешения на вход RES (используется для перевода всей системы в начальное состояние);

Описание шинного контроллера К1810ВГ88.

Шинный контроллер К1810ВГ88 предназначен для генерации сигналов, управляющих различными циклами шины: обменом данными между процессором и периферийными устройствами, а также для синхронизации этих обменов с работой процессора и других микросхем. При этом сам контроллер синхронизируется сигналом PROCCLK от КП1810ГФ84.

Конструктивно контроллер выполнен в корпусе с 20 выводами с двухрядным их расположением.

Описание выводов микросхемы: CLK - системная синхронизация, входной сигнал, идущий от синхрогенератора КП1810ГФ84; S0,S1,M/IO - это входные сигналы, с дешифрации которых контроллер начинает свою работу по выполнению совместно с процессором очередного цикла шины ( расшифровка различных комбинаций этих сигналов приведена при описании выводов процессора с теми же названиями); МВ - это входной сигнал выбора режима шины MULTIBUS; READY - сигнал на этом входе, указывает на окончание текущего цикла шины; CMDLY - этот входной сигнал позволяет задержать начало работы контроллера по выполнению очередного цикла шины; CENL - это входной сигнал, называемый разрешением защелкивания команды (в PC/AT на этот вход должна подаваться логическая единица); CEN/AEN - это входной сигнал, называемый `разрешение команды/разрешение адреса'; ALE - это выходной сигнал, называемый `разрешение защелки адреса'; DEN - это выходной сигнал разрешения передачи данных, определяет передачу данных со входов на выходы в шинных формирователях, подсоединенных к системной шине; DT/R - это выходной сигнал, определяющий направление передачи данных ( микросхема DD14 используется для передачи младшего байта данных, а DD13 - старшего байта данных); MCE - это выходной сигнал разрешения каскадирования (в PC/AT не используется); INTA - это выходной сигнал подтверждения аппаратного прерывания; IORC - это выходной сигнал управления, сообщающий периферийному устройству, что оно должно выставит данные на шину для последующего их чтения процессором; IOWC - это выходной сигнал управления, информирующий о протекании цикла шины записи данных в периферийный порт; MRDC - это выходной сигнал, сообщающий о проведении цикла шины чтения данных из ОП; MWTC - этот выходной сигнал информирует о протекании цикла шины записи данных в ОП.

Описание буферного регистра КП580ИР82.

Используется для организации запоминающих буферов, адресных защелок, портов ввода-вывода и тому подобное. Буферные регистры состоят из восьми информационных триггеров с трехстабильными выходами, общими сигналами записи информации и управления выходными схемами.

Назначение выводов: D7 - D0 - линии входных данных; Q7 - Q0 - линии выходных данных; C- стробирующий сигнал; CS - разрешение выдачи данных. Регистр принимает и отображает информацию синхронно с положительным перепадом тактового импульса, подаваемого на вход С. Состояния регистра приведены в таблице.

Режим работы

Входы

Выход триггера

Выходы

CS

С

Dn

Q

Q0..Q7

Загрузка и считывание

0

0

0

0

0

1

1

1

Загрузка регистра и разрыв выходов

1

0

0

Z

1

1

1

Z

Описание шинного формирователя КП580ВА86.

Применяются как буферные устройства шины данных в микропроцессорных системах. Большая выходная мощность и простота управления позволяет использовать их для построения двунаправленных согласующих буферов межмодульной связи.

Формирователь состоит из восьми одинаковых функциональных блоков с общими сигналами управления Т и ОЕ. Функциональные блоки состоят из двух усилителей-формирователей с Z-состояниями на выходах, схема включения которых обеспечивает разнонаправленную передачу.

Назначение выводов: А7 - А0 - вход-выход линий данных. В зависимости от состояния входа Т они могут быть входными, если Т=1 и выходными, если Т=0; В7 - В0 - вход-выход линий данных. Аналогично А7 - А0.

Описание контроллера ПДП К1810ВТ37.

Используется в составе МПВК для реализации прямого доступа к памяти по четырем независимым каналам с положительными или отрицательными приращениями адреса. Каждый канал может выполнять до 64К циклов ПДП и имеет возможность автоматической инициализации, то есть повторения циклов ПДП с теми же параметрами.

Назначение выводов: CLK - вход для подключения тактового генератора; CS - выбор кристалла; RESET - сброс, переход в исходное состояние; READY - готовность; HLDA - подтверждение захвата системной шины; DREQ3 - DREQ0 - входы запросов на ПДП от внешних устройств; DB7 - DB0 - двунаправленная шина данных с буфером. В циклах ПДП на эти линии выдается восемь старших разрядов адреса, которые необходимо “ защелкнуть ” на внешнем регистре сигналом ADSTB; IOR - чтение, разрешает выдачу данных из внешних устройств; IOW - запись, разрешает запись данных в регистры внешних устройств; EOP - окончание процесса, вход-выход для указания окончания процесса передачи данных в режиме ПДП; А7 - А0 - адресные выходы; HRQ - выход запроса на захват системной шины; DACK3 - DACK0 - выходные линии подтверждения ПДП; AEN - разрешение адреса, устанавливается на время выдачи восьми разрядов адреса ОЗУ на линии DB7 -DB0; ADSTB - строб адреса, для записи старшего разряда адреса во внешний регистр; MEMR - чтение из памяти; MEMW - запись в память.

Описание контроллера прерываний К1810ВН59А.

Все запросы на аппаратные прерывания из системной шины направляются через контроллер прерываний К1810ВН59А. Этот контроллер генерирует запросы прерываний на вход INTR микропроцессора. Контроллер может принимать сигналы прерываний от нескольких устройств, назначать им приоритеты и прерывать работу процессора.

Описание выводов контроллера: D7 - D0 - двунаправленная шина данных; INTA - вход подтверждения прерывания, разрешающий контроллеру выдать вектор прерывания на шину данных; IRQ7 - IRQ0 - асинхронные входные сигналы запросов прерываний; INTR - выходной сигнал действительного запроса на прерывание для прерывания процессора и организации обработки возникшего прерывания; SP/EN - в PC/AT не используется; CS - вход выбора контроллера, разрешающий связь между процессором и контроллером при активных IOR или IOW; WR - вход запись, разрешающий программирование контроллера; RD - вход чтение, разрешающий считывание некоторых регистров контроллера; A0 - вход адреса, использующийся совместно с CS, WR или RD для записи/считывания внутренних регистров контроллера.

Описание микросхемы ПЗУ КР556РТ4. Микросхема имеет емкость 32 кбайта и представляет собой перегружаемую ПЗУ. Имеет 15 адресных входа и 8 выходов данных. Сигналы CS и DE для выбора данной микросхемы. Выход PIN1 для перепрограммирования не используется.

Описание микросхемы ОЗУ КР158РУ5.

Микросхема имеет емкость 256 кбайта и представляет собой оперативное запоминающее устройство. Имеет 14 адресных входа и 8 выходов данных. Сигналы CS1 и CS2 для выбора данной микросхемы. На них подается А15 с системной шины для отличия обращения к ПЗУ от ОЗУ ( для ОЗУ А15=0 ). Выход WR/RD для определения операции чтения или записи. Сигнал ОЕ не используется.

Описание контроллера параллельных ПУ КР580ВВ55.

Используется для организации параллельного обмена данными между процессором и ПУ. Позволяет подключать до 2 устройств.

Назначение выводов: D7 - D0 - двунаправленная шина данных; А0,А1 - адресные входы для выбора требуемого ПУ; RD,WR - выбор операций чтения или записи; CS - выбор данной микросхемы; PA7 - PA0, PB7 - PB0 - шины данных к ПУ; INTA, INTB - выводы запросов на прерывания.

Описание контроллера последовательных ПУ КР580ВВ51.

Предназначен для реализации синхронно-асинхронных приемо-передач между последовательными ПУ и процессором.

4. Разработка принципиальной схемы

Принципиальная схема МПВК приведена в приложении схема 3.

В схеме используется микропроцессор фирмы Intel 80386. Он имеет двадцатичетырехразрядную шину адреса, но так как восемь старших разрядов не используются, то они заведены на землю. В данной реализации мы обходимся шестнадцатью разрядами адреса, так как адресуемая память имеет размер 640 кбайт. Сигналы, необходимые для работы с сопроцессором также не используются.

Для реализации буферного шестнадцатиразрядного регистра используются два восьмиразрядных регистра КП580ИР82.

Для реализации шестнадцатиразрядного шинного формирователя используются два восьмиразрядных формирователя КП580ВА86.

ПЗУ на 256 кбайта собрано на микросхемах КР556РТ4 емкостью 32 кбайта.

ОЗУ на 640 кбайт собрано на микросхемах КР185РУ5 емкостью 256 кбайт.

Заключение

Проблема повышение быстродействия ЭВМ наиболее ощутима в настоящее время, так как повышение быстродействия за щет изобретения новых микросхем или использования новых технологий в настоящее время почти невозможно. Приходится решать эту проблему используя уже существующую базу. Многопроцессорный комплекс является одним из наиболее успешных решений данной проблемы.

В данном курсовом проекте не использовались отдельные каналы ввода-вывода для подсоединения ПУ непосредственно к памяти, а использовалось подключение через системную шину. Это дало бы возможность полностью освободить системную шину и предоставить ее полностью в распоряжение компьютера. Единственный недостаток оставшийся в МПВК после этого - это простои процессоров в случае одновременного обращения к памяти. Эта проблема решается за счет действительно многопортового ОЗУ.

Литература

1. Ларионов А. М. и др. Вычислительные комплексы, системы и сети. - Л. : Энергоатомиздат, 1987.

2. Цифровые интегральные микросхемы: Справ. / Богданович М. И. и др. - Мн. : Беларусь, 1991.

3. Конопелько В. К. , Лосев В. В. надежное хранение информации в полупроводниковых ЗУ. - М. Радио и связь, 1986.

4. Полупроводниковые БИС запоминающих устройств: Справочник / под ред. А. Ю. Горбунова - М. : Радио и связь, 1986.

5. Левкин В.Г.,Левкина А.И. Введение в схемотехнику IBM PC/AT. - Мн. : Беларусь,1982.

6. Руководство по архитектуре IBM PC/AT,/ под ред. М.Л. Мархасина. - Мн. : 1993.

7. Качан М.К. Электронные вычислительные машины и системы. Киев.1985.

8. Русак И.М.,Луговской К.Л. Технические средства ПЭВМ. Справочник. Москва. 1984.

9. Микропроцессорный комплекс К1810: структура, программирование, применение. Справочник. Москва. Высшая школа. 1990.

Страницы: 1, 2