Сутність аналого-цифрових перетворювачів

Сутність аналого-цифрових перетворювачів

Курсова робота

Сутність аналого-цифрових перетворювачів

1. Загальні відомості

Аналого-цифрові перетворювачі (АЦП) є пристроями, що приймають вхідні аналогові сигнали та генерують відповідні їм цифрові сигнали, що придатні для обробки мікропроцесорами та іншими цифровими пристроями.

Процедура аналого-цифрового перетворення безперервних сигналів у цифрову форму - є перетворення безперервної функції часу U(t), що описує вхідний сигнал у послідовність чисел {U'(tj)}, j = 0,1,2,…, що віднесені до деяких фіксованих моментів часу. Цю процедуру можна розділити на дві самостійні операції. Перша з них називається дискретизацією і є перетворенням безперервної функції часу у безперервну послідовність {U(tj)}. Друга називається квантуванням і є перетворенням безперервної послідовності у дискретну {U'(tj)}.

Найбільш поширеною формою дискретизації є рівномірна, у основі якої знаходиться теорема відліків. Згідно з цією теоремою у якості коефіцієнтів aj потрібно використовувати миттєві значення сигналу U(tj) у дискретні моменти часу tj = jt, а період дискретизації вибирати з умови

t = 1/2Fm,

де Fm - максимальна частота спектру перетворюваного сигналу.

Але спектри реальних сигналів прямують до нуля лише асимптотичне. Застосування рівномірної дискретизації до таких сигналів призводить до виникнення у системах обробки інформації специфічних високочастотних спотворень. Для уникнення таких спотворень потрібно або підвищувати частоту дискретизації, або використовувати перед АЦП фільтр нижніх частот, що звужує спектр початкового сигналу перед його аналого-цифровим перетворенням.

Для достатньо вузькосмугових сигналів операцію дискретизації можна виконати за допомогою самих АЦП та сполучити її з операцією квантування. У результаті при роботі зі змінними сигналами виникають специфічні спотворення, для оцінки яких вводять поняття апертурного часу.

Апертурний час - час, за який зберігається невідповідність між значенням вибірки та часом, до якого вона відноситься. За апертурний час виникає амплітудна помилка, яку називають апертурною помилкою.

Звичайно для оцінки апертурної помилки використовують синусоїдальний випробувальний сигнал U(t) = Umsint, для якого максимальне відносне значення апертурної помилки

Ua/Um = ta,

як це показане на рис.1

Рис.1. Апертурна помилка

Якщо прийняти, що для N-розрядного АЦП з розділом 2-N апертурна помилка не повинна перевищувати шагу квантування, то між частотою сигналу, апертурним часом ta та відносною апертурною помилкою має місце співвідношення

1/2N = ta.

Для забезпечення дискретизації синусоїдального сигналу з частотою 100 кГц та помилкою 1% час перетворення повинен бути 25 нс. У той же час за допомогою такого АЦП можна перетворювати сигнали зі смугою частот до 20 МГц. Таким чином, дискретизація за допомогою самого АЦП призводить до суттєвого розходження між швидкодією АЦП та періодом дискретизації. Щоб позбавитись цього використовують пристрої вибірки-збереження.

2. Класифікація аналого-цифрових перетворювачів

Ця класифікація показана на рис.2.

Рис.2. Класифікація аналого-цифрових перетворювачів

В основу класифікації покладена ознака що вказує на те, як у часі розгортається процес перетворення аналогової величини у цифрову. Операції квантування та кодування можуть здійснюватись за допомогою або послідовної, або паралельної, або послідовно-параллельної процедур наближення цифрового еквівалента до перетворюваної величини.

3. Паралельні АЦП

АЦП цього типу здійснюють квантування сигналів одночасно за допомогою набору компараторів, що включені паралельно джерелу вхідного сигналу. На рис.3 показана реалізація паралельного методу АЦ-перетворення для 3-розрядного числа.

За допомогою трьох війкових розрядів можна передати вісім різних чисел, включаючи нуль. Для цього потрібні сім компараторів. Сім відповідних еквідистантних опорних напруг утворюються за допомогою резистивного подільника.

Якщо прикладена вхідна напруга не виходить за межі діапазону від 5h/2 до 7h/2, де h = Uоп/7 - квант вхідної напруги, що відповідає одиниці молодшого розряду АЦП, то компаратори з 1-го по 3-й встановлюються у стан „1”, а компаратори з 4-го по 7-й - у стан „0”. Перетворення цієї групи кодів у 3-значне двійкове число виконує логічний пристрій, що називається пріоритетним шифратором.

Рис. Паралельний перетворювач для 3-розрядного числа

Діаграма стану шифратора наведена у табл.1.

Таблиця 1.

Підключення приоритетного шифратора безпосередньо до виходу АЦП може призвести до похибки, якщо вхідна напруга змінюється швидко. Тому треба, щоб зміна стану компараторів проходила одночасно. Це робиться двома способами: або на вході АЦП ставлять швидкодіючий пристрів вибірки та збереження, що фіксує значення вхідної напруги, або на виході компараторів встановлюють паралельний регістр. У другому випадку використовується двотактний цикл перетворення. Завдяки одночасній роботі компараторів паралельний АЦП є найбільш швидкодіючим. Наприклад, 8-розрядний паралельний АЦП МАХ108 дозволяє довести частоту перетворення до 1,5 ГГц. Недоліком такої схеми АЦП є висока складність. Оскільки паралельний АЦП містить 2N-1 компараторів та 2N резисторів, то його вартість може бути високою (сотні доларів США). Такий АЦП має також велику споживану потужність, той самий МАХ108 споживає до 5 Вт.

4. Багатоступеневий АЦП

В багатоступеневому АЦП процес перетворення вхідного сигналу розділений у просторі. На рис.4 наведена схема двохступеневого 8-розрядного АЦП.

Рис.4. Двохступеневий 8-розряднй АЦП

Верхній по схемі АЦП здійснює грубе перетворення сигналу у чотири старших розряди вихідного коду. Цифрові сигнали з виходу АЦП поступають на вихідний регістр та одночасно на вхід 4-розрядного швидкодіючого цифро аналогового перетворювача (ЦАП). Різність від віднімання вихідної напруги ЦАП із вхідної напруги схеми поступає на другий АЦП (нижній по схемі). У цього АЦП опорна напруга у 16 разів менша за опорну напругу першого АЦП. Тому квант другого АЦП у 16 разів менший кванта першого АЦП. Цей залишок, що перетворений у другому АЦП у цифрову форму є чотирма молодшими розрядами. Різниця між двома АЦП в тому, що точність першого АЦП повинна бути такою, як у 8-розрядного АЦП.

Оскільки перетворення у цифрову форму здійснюється за два такти, то доцільно на вході використовувати пристрій вибірки та збереження, щоб значення вхідної напруги за час двох тактів не змінювалось.

5. Багатотактний послідовно-паралельний АЦП

Розглянемо приклад 8-розрядного двохтактного АЦП, схема якого показана на рис.5. Процес перетворення розділений у часі.

Перетворювач складається з 4-розрядного паралельного АЦП, квант h якого визначається величиною опорної напруги, 4-розрядного ЦАП та пристрою керування. Якщо максимальний вхідний сигнал дорівнює 2,56 В, то на першому такті перетворювач працює з шагом квантування h1=0,16 В. В цей час вхідний код ЦАП дорівнює нулю.

Рис.5. Двохтактний 8-розрядний АЦП

Пристрій керування передає одержане на першому такті слово у чотири старших розряди вихідного регістру, подає це слово на вхід ЦАП та зменшує у 16 разів опорну напругу АЦП. Таким чином, у другому такті шаг квантування h2=0,01 В і залишок, що з'явився при відніманні з вхідної напруги вихідної напруги ЦАП, буде перетворений у молодший полу байт вихідного слова.

Використовувані у цій схемі 4-розрядні АЦП та ЦАП повинні мати 8-розрядну точність, інакше можливий пропуск кодів. Як і у попереднього АЦП на вході потрібно встановлювати пристрій вибірки та збереження.

Прикладом такого АЦП є трьохтактний 12-розрядний AD7886 з часом перетворення 1 мкс.

6. Конвеєрний АЦП

Швидкодію багатоступеневого АЦП можна підвищити за допомогою конвеєрного принципу багатоступеневої обробки. У звичайному багатоступеневому АЦП рис.4 спочатку формуються старші розряди вихідного слова першим АЦП, потім іде встановлення вихідного сигналу ЦАП. На цьому інтервалі другий АЦП простоює. Тому треба ввести елементи затримки між першою та другою ступенями і одержимо конвеєрний АЦП, схема якого показана на рис.6.

Рис.6. Конвеєрний АЦП

Роль аналогового елемента затримки виконує пристрій вибірки та збереження ПВЗ2, а цифрового - чотири D-тригери. .Ці тригери затримують передачу старшого полу байту у вихідний регістр на один період тактового сигналу.

Сигнали вибірки, що формуються з тактового сигналу, поступають на ПВЗ1 та ПВЗ2 у різні моменти часу (рис.7).

Рис.7. Діаграма вибірок конвеєрного АЦП

ПВЗ2 переходить у режим збереження пізніше, ніж ПВЗ1 на час, що дорівнює сумарній затримці розповсюдження сигналу по АЦП1 та ЦАП. Задній фронт тактового сигналу керує записом кодів в D - тригери та вихідний регістр. Повна обробка вхідного сигналу займає біля двох періодів тактових імпульсів CLK, але частота появлення нових значень вихідного коду дорівнює частоті тактового сигналу. Таким чином, конвеєрна архітектура дозволяє суттєво (в декілька разів) збільшити максимальну частоту вибірок багатоступеневого АЦП. Те, що при цьому зберігається сумарна затримка проходження сигналу, що відповідає звичайному багатоступеневому АЦП з такою ж кількістю ступенів, не має суттєвого значення, так як час наступної цифрової обробки цих сигналів все одно набагато більше цієї затримки. За рахунок цього можна без програшу у швидкодії збільшити кількість ступенів АЦП, зменшивши розрядність кожної ступені. В свою чергу, збільшення числа ступенів перетворення зменшує складність АЦП. Дійсно, наприклад, для побудови 12-розрядного АЦП з чотирьох 3-розрядних потрібно 28 компараторів, тоді як його реалізація з двох 6-розрядних потребує 126 компараторів.

Конвеєрну структуру має багато АЦП, що виготовляються зараз. Так двохступеневий 10-розрядний AD9040 виконує до 40 мільйонів перетворень за секунду, 12-розрядний AD9220 виконує до 10 мільйонів перетворень за секунду. При роботі з конвеєрним АЦП треба знати, що багато з них не допускають низьких частот вибірок, бо внутрішні ПВЗ мають велику швидкість розряду конденсаторів.

7. АЦП послідовного лічіння

Цей АЦП складається з компаратора, лічильника та ЦАП (рис.8). На один вхід компаратора поступає вхідний сигнал, на інший - сигнал зворотного зв'язку з ЦАП.

Рис.8. а) схема АЦП послідовного лічення; б) діаграма роботи.

Робота перетворювача починається з приходу імпульсу запуску, який включає лічильник, що сумує кількість імпульсів, що поступають від генератора тактових імпульсів ГТІ. Вихідний код лічильника подається на ЦАП, що перетворює цей код у напругу зворотного зв'язку Uос. Процес перетворення продовжується доки напруга зворотного зв'язку не стане рівним до вхідної напруги, тоді переключиться компаратор, який своїм вихідним сигналом припиняє доступ тактових імпульсів на лічильник. Перехід виходу компаратора з „1” в „0” означає закінчення процесу перетворення. Вихідний код, пропорційний вхідній напрузі в момент закінчення перетворення, зчитується з виходу лічильника.

Час перетворення АЦП цього типу є змінним и визначається вхідною напругою. При розрядності війкового лічильника N та частоті тактових імпульсів fтакт дорівнює

Tпер = (2N - 1)/такт.

Наприклад, при N=10 та fтакт = 1 МГц Tпер = 1024 мкс, що забезпечує максимальну частоту вибірок біля 1 кГц.

АЦП цього типа без пристрою вибірки та збереження можуть працювати тільки з постійними та повільно змінними напругами, що змінюються на величину не більшу за квант перетворення за час перетворення.

Таким чином недоліком АЦП такого типу є повільне перетворення, а позитивна якість - простота побудови.

8. АЦП послідовного наближення

Перетворювач цього типу, що в літературі називається також АЦП з послідовним порівнянням - найбільш розповсюджений варіант послідовного АЦП.

В основі роботи цього класу АЦП полягає принцип послідовного порівняння вхідної напруги з Ѕ, ј, 1/8 і т.і. від можливого максимального значення вхідної напруги. Це дозволяє для N-розрядного АЦП послідовного наближення виконати увесь процес перетворення за N послідовних ітерацій замість 2N - 1 при використанні послідовного лічиння і одержати суттєвий виграш у швидкодії. Так, вже при N=10 цей виграш досягає 100 разів і дозволяє одержати за допомогою таких АЦП до 105...106 перетворень за секунду. У той же час статична похибка перетворювачів цього типу, що залежить від використаного ЦАП, може бути дуже малою, що дозволяє реалізувати роздільну здатність до 18 двійкових розрядів при частоті вибірок до 200 кГц (наприклад, DSP101 фірми Burr-Brown). На рис.9а показана структура 4-розрядного перетворювача, який складається з трьох головних вузлів: компаратора (К), регістра послідовного наближення та ЦАП. На рис.9б показана діаграма роботи цього перетворювача.

Страницы: 1, 2