Синтез управляющего устройства процессора в форме "Автомата Мили"
p align="left">2.2.3 Структурная схема управляющего устройстваСтруктурная схема управляющего устройства приведена на рис. . Входами комбинационного узла будут являться выходы триггеров (Q1; Q2; Q3; Q4), а также условные переходы (Х1; Х2; Х3; Х4; Х5). Выходами будут являться сигналы (У1; У2; У3; У4; У5; У6) и сигналы управления триггерами (D1; D2; D3; D4). Также на триггеры подаются сигналы синхронизации (С) и сигналы установки нуля (R). Рис.4. Структурная схема управляющего устройства. 2.2.4. Построение графа функционирования устройства. Граф функционирования устройства строится на основе, данного в задании курсовой работы алгоритма работы, управляющего устройства. Для того чтобы начать составление нужно отметить на алгоритме все состояния устройства (а0 ... а10). Эти состояния и определят узлы графа. Кругами обозначаются состояния, а дугами переходы из одного состояния в другое. На дугах указываются условные переходы Xi, а также выходные сигналы Yi Рис 5. Граф функционирования 2.2.5. Заполнение таблицы работы Для заполнения таблицы работы нам понадобится таблица переходов D-триггера(табл.2). Табл.2. Таблица переходов D-триггеров |
Переход | D | | 0 > 0 | 0 | | 0 > 1 | 1 | | 1 > 0 | 0 | | 1> 1 | 1 | | |
Табл.3 . Таблица работы |
Состояние автомата | Условные переходы | Выходные сигналы | | исходное | новое | | | | ai | Q4 | Q3 | Q2 | Q1 | ai | Q4 | Q3 | Q2 | Q1 | Xi | Ji; Ki; Yi | | a0 | 0 | 0 | 0 | 0 | a1 | 0 | 0 | 0 | 1 | ----- | D1; Y1, Y2 | | a1 | 0 | 0 | 0 | 1 | a2 | 0 | 0 | 1 | 0 | ----- | D2; Y2, Y3, Y4 | | a2 | 0 | 0 | 1 | 0 | a3 | 0 | 0 | 1 | 1 | ----- | D1,D2; Y1, Y3, Y4, Y6 | | a3 | 0 | 0 | 1 | 1 | a4 | 0 | 1 | 0 | 0 | X2 | D3; Y2 | | a3 | 0 | 0 | 1 | 1 | a5 | 0 | 1 | 0 | 1 | X2 | D1, D3; Y2, Y5, Y6 | | a4 | 0 | 1 | 0 | 0 | a6 | 0 | 1 | 1 | 0 | X3 | D2,D3; Y1, Y5, Y6 | | a4 | 0 | 1 | 0 | 0 | a7 | 0 | 1 | 1 | 1 | X3 | D1, D2,D3; Y2, Y3,Y4 | | a6 | 0 | 1 | 1 | 0 | a10 | 1 | 0 | 1 | 0 | X5 | D2, D4; Y5, Y6 | | a6 | 0 | 1 | 1 | 0 | a8 | 1 | 0 | 0 | 0 | X5 | D4; Y5 | | a7 | 0 | 1 | 1 | 1 | a0 | 0 | 0 | 0 | 0 | X4 | ---------- | | a7 | 0 | 1 | 1 | 1 | a8 | 1 | 0 | 0 | 0 | X4 | D4; Y5 | | a8 | 1 | 0 | 0 | 0 | a9 | 1 | 0 | 0 | 1 | X1 | D1,D4; Y2, Y6 | | a8 | 1 | 0 | 0 | 0 | a0 | 0 | 0 | 0 | 0 | X1 | Y2, Y4, Y5 | | a9 | 1 | 0 | 0 | 1 | a10 | 1 | 0 | 1 | 0 | ----- | D2, D4; Y5, Y6 | | a10 | 1 | 0 | 1 | 0 | a1 | 0 | 0 | 0 | 1 | ----- | D1; Y1, Y2, Y5 | | a5 | 0 | 1 | 0 | 1 | a7 | 0 | 1 | 1 | 1 | ----- | D1,D2,D3; Y2, Y3, Y4 | | |
Таблица заполняется по графу (рис.4). Строк в таблице будет столько, сколько дуг в графе. Пример заполнения: для примера возьмём девятую строку, состояние автомата «а6» (кодируемое как «0110») переходит в состояние «а8» (кодируемое как «1000»). Мы видим, что «Q2» и «Q3» были равны 1, а стали равны 0. Так как по варианту задан D-триггер, то по таблице переходов D -триггера видим, что нужно подать «0» на входы «D2» и «D3», на вход «D4» надо подать «1», для того чтобы «Q4» установился в «1», эти изменения вносим в графу «Сигналы управления триггерами; выходы КУ». Так же мы видим, что должны быть сформированы выходной сигнал У5, эти сигналы так же вносим в графу «Сигналы управления триггерами; выходы КУ». Этот переход условный, поэтому в столбце «Условие перехода» заносим условный переход «Х5». Аналогично заполняются остальные строки таблицы. 2.2.6. Выведение уравнений работы автомата. После заполнения таблицы № 4 переходим к записи выходных уравнений в СДНФ: D1 = a0 V a2 V a3 * x2 V a4 * x3 V a8 * x1 V a10 V a5 D2 = a1 V a2 V a4 * x3 V a4 *x3 V a6 * x5 V a9 V a5 D3 = a3 * x2 V a3 * x2 V a4 * x3 V a4 * x3 V a5 D4 = a6 * x5 V a6 * x5 V a7 * x4 V a8 * x1 V a9 Y1 = a0 V a2 V a4 * x3 V a10 Y2 = a0 V a1 V a3 * x2 V a3 * x2 V a4 * x3 V a8 * x1 V a8 * x1 V a10 V a5 Y3 = a1 V a2 V a4 * x3 V a5 Y4 = a1 V a2 V a4 * x3 V a8 * x1 V a5 Y5 = a3 * x2 V a4 * x3 V a6 * x5 V a6 * x5 V a7 * x4 V a8 * x1 V a10 V a9 Y6 = a2 V a3 * x2 V a4 * x3 V a6 * x5 V a8 * x1 V a9 Теперь полученные уравнения мы можем минимизировать с помощью закона склеивания, также для упрощения принципиальной схемы мы можем применить правило Де Моргана. Таким образом, уравнения будут иметь вид: D1 = a0 & a2 & a3 * x2 & a4 * x3 & a8 * x1 & a10 & a5 D2 = a1 V a2 V a4 * (x3 V x3) V a6 * x5 V a9 V a5 = a1 & a2 & a4 & a6 * x5 & a9 & a5 D3 = a3 * (x2 V x2) V a4 * (x3 V x3) V a5 = a3 & a4 & a5 D4 = a6 * (x5 V x5) V a7 * x4 V a8 * x1 V a9= a6 & a7 * x4 & a8 *x1 & a9 Y1 = a0 & a2 & a4 * x3 & a10 Y2 = a0 V a1 V a3 * (x2 V x2) V a4 * x3 V a8 * (x1 V x1) V a10 V a5 = = a0 & a1 & a3 & a4 * x3 & a8 & a10 & a5 Y3 = a1 & a2 & a4 * x3 & a5 Y4 = a1 & a2 & a4 * x3 & a8 * x1 & a5 Y5 = a3 * x2 V a4 * x3 V a6 * (x5 V x5) V a7 * x4 V a8 * x1 V a10 V a9 = a3 * x2 & a4 * * x3 & a6 & a7 * x4 & a8 * x1 & a10 & a9 Y6 = a2 & a3 * x2 & a4 * x3 & a6 * x5 & a8 * x1 & a9 2.2.7 Выбор микросхем в заданном базисе. а) Общая характеристика микросхем серии ТТЛ: Серия представляет собой комплект микросхем построенной на транзисторно-транзисторной логике. Назначение: построение узлов ЭВМ и устройств дискретной информатики высоким быстродействием и малой потребляемой мощностью. В настоящее время выпускается несколько серий микросхем серии ТТЛ. Это стандартные серии 133, К155; маломощные микросхемы серий 134, КР134; микросхемы с диодами Шотки серий 530, КР531; усовершенствованные маломощные микросхемы с диодами Шотки серий 1533, КР1533; усовершенствованные микросхемы с высоким быстродействием и малым потреблением мощности серий 1531, КР1531. Схемотехнически почти все логические элементы, входящие в состав указанных серий, могут быть образованы комбинированием двух базовых схем: элементами И-НЕ и элементом ИЛИ. Элементы И-НЕ и элемент ИЛИ образуют логический элемент И-ИЛИ-НЕ. Одним из преимуществ серии микросхем ТТЛ является наличие в их составе таких схем как JK-триггер, D-триггеры, дешифраторы, регистры сдвига, счётчики, сумматоры и элементы памяти (ОЗУ и ПЗУ) со схемами управления. Наличие схем, представляющих собой готовые узлы ЭВМ на несколько двоичных разрядов, позволяет значительно уменьшить число корпусов цифровых микросхем и получить существенный выигрыш в объёме аппаратуры. б) общая характеристика микросхем серии КР1533: Серия ИС 1533 является функционально полной и содержит в своём составе логические элементы, счётчики, регистры, АЛУ, схемы сравнения, Формирователи и т.д. Микросхемы выполнены по биполярной технологии на основе транзисторно-транзисторной логики с диодами Шотки (ТТЛШ). Микросхемы полностью совместимы с ИС К133; К155; КМ155 по логическим уровням, напряжению питания, помехоустойчивости и при одинаковом быстродействии потребляют в пять раз меньшую мощность от источника питания на один базовый ЛЭ. Параметры серии КР1533: Напряжение питания - 5В + 5% Напряжение логической единицы - 2,5 В Напряжение логического нуля - 0,4 В Мощность - 1 мВт/ЛЭ Быстродействие (время задержки распространения сигнала) - 14 нс Микросхема КР 1533 ЛН 1 - инвертор. Данная микросхема включает в себя 6 элементов «НЕ». Микросхема преобразует сигнал в обратный ему же, то есть 0>1 или 1>0. Форма записи функции: f(x) = . Табл.4 Таблица истинности:
Микросхема КР 1353 ЛА 3 - элемент Пирса. Данная микросхема включает в себя 4 логических элемента «2И-НЕ». Каждый из четырех логических элементов выполняет конъюнкцию над двумя сигналами, затем полученный результат инвертирует. Форма записи функции: f(x1,x2)= Табл.5.Таблица истинности. : Микросхема КР 1533 ЛА 2. Данная микросхема включает в себя один элемент «8И-НЕ». Логический элемент выполняет конъюнкцию над 8 сигналами, затем полученный результат инвертирует. Форма записи функции:f (x1,x2,х3,х4,x5,x6,х7,х8) = Микросхема КР 1533 ЛА 1. Данная микросхема включает в себя 2 логических элемента «4И-НЕ». Каждый из двух логических элементов выполняет конъюнкцию над четырьмя сигналами, затем полученный результат инвертирует. Форма записи функции: f(x1,x2,х3,х4)= |
х4 | х3 | x2 | x1 | f | | 0 | 0 | 0 | 0 | 1 | | 0 | 0 | 0 | 1 | 1 | | 0 | 0 | 1 | 0 | 1 | | 0 | 0 | 1 | 1 | 1 | | 0 | 1 | 0 | 0 | 1 | | 0 | 1 | 0 | 1 | 1 | | 0 | 1 | 1 | 0 | 1 | | 0 | 1 | 1 | 1 | 1 | | 1 | 0 | 0 | 0 | 1 | | 1 | 0 | 0 | 1 | 1 | | 1 | 0 | 1 | 0 | 1 | | 1 | 0 | 1 | 1 | 1 | | 1 | 1 | 0 | 0 | 1 | | 1 | 1 | 0 | 1 | 1 | | 1 | 1 | 1 | 0 | 1 | | 1 | 1 | 1 | 1 | 0 | | | Табл.6 Таблица истинности КР 1533 ЛА 1 Микросхема КР 1533 ЛА 4. Данная микросхема включает в себя 3 логических элемента «3 И-НЕ». Каждый из трёх логических элементов выполняют конъюнкцию над тремя, затем полученный результат инвертирует. Форма записи функции: f(x1,x2,х3,х4)= 2.2.8.Описание работы Чтобы описать работу устройства для примера мы возьмём из графа одну дугу При подаче на триггеры импульса синхронизации, на вход дешифратора с выходов триггеров подаётся сигнал 1000. На восьмом выходе дешифратора образуется логический ноль, а на остальных выходах единица. На комбинационный узел также будет подаваться сигнал Х1. После прохождения через логические элементы на входах триггеров образуется сигнал 1001, что означает изменение состояния триггеров в a9, также образуются сигналы У2 У6. Заключение В процессе написания курсовой работы нами были закреплены полученные теоретические знания и практические умения. А так же углубленны теоретические знания по данной теме. Мы научились использовать справочную, учебную и другую литературу. Получили представление о цифровых автоматах и научились выбирать подходящие для синтеза микросхемы. Разрозненные знания о вычислительной технике начали собираться в систему так, как данная курсовая работа является комплексной и охватывает весь курс вычислительной техники. 4. Список использованной литературы 1. Цифровые устройства и микропроцессорные системы, Б.А.Калабеков, И.А.Мамзелев, 1997, М. «Радио и связь». 2. Аналоговые и цифровые интегральные микросхемы, справочное пособие под редакцией С.В.Якубовского, 1984, М. «Радио и связь». 3. Интегральные микросхемы, Б.В. Тарабрина 1983, М. «Радио и связь». Дата: Подпись:
Страницы: 1, 2
|