Розробка топології і конструкції гібридної інтегральної схеми типу "Підсилювач НЧ К2УС372"
p align="left">де - мінімальна ширина резистора обумовлена можливостями товстоплівкої технології (=0,8 мм). Ширина резистора з умов забезпечення заданої потужності (5) де - коефіцієнт запасу потужності, що враховує підгонку резистора. 4. Довжина резистора
(6) Розрахункові значення і коригують. За довжину l ширину b резистора приймають значення, найближчі до розрахункового вбік зменшення опору резистораi кратні кроку або половині кроку координатної сітки з урахуванням масштабу креслення топології. По відкоректованому значенню довжини резитора l у залежності від ширини b із графіків коригування довжин резисторів для урахування розтікання паст (додаток А) знаходять виправлене значення довжини резистора з урахуванням розтікання паст. Для резисторів, що мають , розрахунок починають із визначення довжини за аналогією з приведеними формулами: (7) . (8) Приймаючи =0,8 мм . (9) Для резисторів, що мають :
Приймаємо довжину всіх резисторів як =0,8 мм. Тоді ширина резисторів:
Для резисторів, що мають : Приймаємо ширину всіх резисторів як =0,8 мм. Тоді довжина резисторів:
Також розрахунки проводились за допомогою програми. Результат та текст програми наведені у додатку А. 4. Довжина резистора з урахуванням перекриття
, (10) де - мінімальний розмір перекриття, обумовлений за даними конструктивно-технологічних обмежень технології; звичайно значення беруть таке, що дорівнює ширині провідника (). За допомогою графіків коригування довжин резисторів для урахування розтікання паст (додаток А) знаходимо виправлене значення довжини резистора : Довжина резистора з урахуванням перекриття: 5. Площа резистора (11) Оптимальне число паст визначають з умови, коли площа, що займається всіма резисторами на платі, буде мінімальною. Якщо виявиться, що при збільшенні числа паст виграш у площі незначний або розміри плати достатні, то доцільно зупинитися на меншому числі паст, При цьому похибка виготовлення резисторів буде тим меншою, чим менше форма резистора відрізняється від квадрата. Розрахунки проведенні і занесені до таблиці 4. Таблиця 4 Розраховані розміри резисторів |
1 група | | | | | | | | R3 | 0,8 | 1,8 | 0,45 | 1,2 | 1,6 | 2,16 | | R9 | 0,8 | 0,8 | 1 | 0,8 | 1,2 | 0,96 | | R13,15 | 0,8 | 3,2 | 0,25 | 0,8 | 1,2 | 3,84 | | 2 група | | R2,6 | 1,2 | 0,8 | 1,6 | 1,2 | 1,6 | 1,28 | | R4 | 0,8 | 2,9 | 0,28 | 0,8 | 1,2 | 3,48 | | R7 | 0,8 | 0,8 | 0,96 | 0,8 | 1,2 | 0,96 | | R10,12 | 1,0 | 0,8 | 1,3 | 1,1 | 1,5 | 1,2 | | R11 | 0,8 | 0,8 | 1 | 0,8 | 1,2 | 0,96 | | R14 | 0,8 | 1,6 | 0,5 | 0,8 | 1,2 | 1,92 | | 3 група | | | | | | | | R1 | 0,8 | 1,1 | 0,75 | 0,8 | 1,2 | 1,32 | | R5 | 0,8 | 1,6 | 0,5 | 0,8 | 1,2 | 1,92 | | R8 | 0,8 | 0,8 | 1 | 0,8 | 1,2 | 0,96 | | |
6. Перевірка розрахунку резисторів Для перевірки знаходять дійсну питому потужність і площу резистора. Резистор спроектований задовільно, якщо питома потужність розсіювання не перевищує припустимого значення Р0: (12) Всі резистори спроектовані задовільно, так як питома потужність розсіювання не перевищує припустимого значення Р0. 6. Визначення розмірів плати Площу плати, необхідну для розміщення топологічної тури ІС, визначають, виходячи з того, що корисна площа плати, що займається елементами, компонентами і контактними площадками, дещо менше її загальної площі, що обумовлено технологічними вимогами й обмеженнями. З цією метою приймають коефіцієнт використання плати КS, значення якого в залежності від складності схеми і засобу її виготовлення становить 2...3. Загальна площа плати: (13) де n1 - кількість плівкових резисторів; - площа i-го резистора; n2 - кількість плівкових конденсаторів; -площа j-го конденсатора; n3 - кількість компонентів (навісних транзисторів, ІС, конденсаторів, діодів, резисторів, трансформаторів тощо); -площа r-го компонента; n4 - кількість контактних площадок; -площа l-ої контактної площадки. Площу, що займають компоненти, визначають за їхніми габаритними кресленнями і довідковими даними. Площа, що займається елементом, залежить також і від засобу його монтажу. Оскільки транзистори виконуються навісним монтажем, тобто S-транзистора не буде включена в загальну формулу підкладки, вони будуть розташовані на стрічці, яку приклеюють до підкладки: (14) де площа резисторів; кількість транзисторів; площа внутрішніх контактних площадок; 3 - кількість виводів транзистора; кількість виводів мікросхеми; площа зовнішніх контактних площадок. Розраховану площу плати заокруглюють до площі, найближчої з рекомендованого ряду (додаток А), що дозволяє орієнтовно визначити конструктивні ознаки корпуса ІС, за якими вибирають типорозмір придатного корпуса з числа нормалізованих. Типорозмір №8. Довжина l=16мм Ширина b=12 мм 16х12 мм Остаточні розміри плати встановлюють після проектування топологічної схеми на етапі розробки конструкції ІС. 7. Розробка топології мікросхеми Bибip форми i розміщення плівкових елементів i навісних компонентів проводить на основі комутаційної схеми, даних про форму, розміри підкладки, плівкових елементів i компонентів з урахуванням конструктивних, електричних i технологічних даних, вимог i обмежень. Послідовність дій при виконанні цього етапу повинна чітко визначатись i як правило, носити індивідуальний характер, заснований на досвіді розроблювача. Розробку топології - схеми розташування елементів на платі з урахуванням ycix вимог виконують у два прийоми: спочатку розробляють ескізний варіант топології, а потім - оригінал, елементи в пpoцeci їхнього розміщення на площі заданих poзмірів креслять на міліметрівці в масштабі 10:1 або 20:1. При цьому плівкові елементи повинні мати, як правило, прямокутну форму. Елементи i компоненти розміщують у відповідності зi схемою комутаційних з'єднань, рекомендується послідовно-паралельний метод креслення, починаючи з групи елементів, розташованих в одному з кутів плати. Грані елементів і компонентів розташовують уздовж координатної сітки. Надання елементам форм, що складаються з відрізків прямих непаралельних осям координат, припустимо в тих випадках, коли це призводить до значного спрощення форми елемента. При розміщенні необхідно ощадливо використовувати площу плати, дотримуючись при цьому обмеження у мінімально допустимих розмірах між елементами, компонентами і краєм плати. Всі елементи і компоненти забезпечують контактними площадками, положення і розміри яких повинні відповідати конструктивно-технологічним вимогам і обмеженням. Розташування периферійних контактних площадок повинно відповідати виводам корпуса. Після остаточного розміщення елементів і компонентів зафарбовують кожний прошарок у різноманітні кольори або виконують різноманітне штрихування. Якщо після розміщення всіх елементів залишилася значна незайнята площа плати, рекомендується перейти на менший розмір плати. Якщо розмір плати не змінюється і дозволяє її площа, то в останній варіант топології вносять зміни, щоб додати накресленим елементам більш простої форми, забезпечити зручність при проведенні складальних операцій, збільшити розміри контактних площадок і ширину провідників, розширити допуски на суміщення прошарків і збільшити відстані між елементами і т. ін. Комутаційну схему розробляють на основі принципової електричної схеми, переліку елементів, загальних конструктивних вимог, спеціальних електричних i конструктивних вимог. До останніх частіше відносять вимоги по розташуванню контактних площадок (рознесення входу i виходу, порядок i місце розташування периферійних контактних площадок, а також вимоги по мінімізації проходження електричних сигналів i паразитних зв'язків між конкретними елементами i провідниками). Звичайно застосовують такий порядок розробки комутаційної схеми: із принципової схеми виключають уci навісні компоненти, а їхні виводи замінюють контактними площадками; розташовують yci контактні площадки з максимальним урахуванням ycix схемотехнічних i конструкторських вимог (розташування виводів, розміщення транзисторів i т.д.); розташовують інші елементи (зберігаючи їхнє схемне позначення), приєднуючи, їх до контактних площадок відповідно до принципової схеми; аналізують отриману комутаційну схему з метою її спрощення i зменшення числа перетинань Для зменшення числа перетинань плівкових провідників, що є потенційно слабкими місцями плівкової мікросхеми, використовують такі прийоми: * переміщення перетинання в те місце схеми, де воно реалізується не у вигляді перетинання двох плівкових, а у вигляді перетинання плівкового i навісного провідників (периферійні контактні площадки розміщують на деякій відстані від краю, а між краєм підкладки i площадками прокладають плівкові провідники; пропускають плів корни провідник між контактними площадками, до яких приєднують виводи транзистора. Плівковий провідник у місці його перетинання з навісним провідником повинен бути покритий прошарком ізоляції; варіювання розташування навісних компонентів; деяке переміщення контактних площадок; у пpoцeci розробки комутаційної схеми контакті площадки можна нумерувати довільно. Контактні площадки нумерують остаточно після розробки топологиї; в при реалізації мікросхем на декількох платах раціональний розподіливши елементів між платами за принципом зменшення зв'язків між платами, але з урахуванням вимоги технологічності конструкції. Спроектована топологія повинна: відповідати принциповій електричній схемі; задовольняти всі запропоновані конструктивні вимоги; задовольняти всі технологічні вимоги і обмеження, обумовлений методом виготовлення; забезпечувати можливість експериментальної перевірки електричних параметрів елементів схеми; задовольняти усі висунуті електричні вимоги; 6) розташувати елементи на платі так, щоб забезпечити нормальну роботу схеми при заданому конструктивному виконанні і при заданих зовнішніх кліматичних впливах; 7)складатися таким чином, щоб для виготовлення мікросхеми застосовувалась найбільш проста і дешева технологія; 8) забезпечувати, по можливості, максимальне використання площі. У тому випадку, якщо розрахунки показують значний вплив паразитних зв'язків або нагрівання мікросхеми вище допустимого рівня, у топологію вносять відповідні зміни. Спроектована топологія відповідає принциповій електричній схемі підсилювача К2УС372. У ході проектування топології були дотримані всі технічні обмеження обумовлені товстоплівковою технологією виготовлення; поетапно були усунуті недоліки топології, що проектується, а саме перетини провідників, їх невиправдані перегини, не раціональне розміщення елементів. Топологія задовольняє всім конструктивним та електричним вимогам. Елементи розміщені на платі рівномірно і забезпечують роботу схеми. У результаті коригування й уточнень ескізів топології був розроблений остаточний варіант топології - оригінал, що задовольняє вимогам. Топологічне креслення зображене у додатку Б. Висновок В результаті виконання курсової роботи було розроблено топологію підсилювача низької частоти К2УС372. Для цього були розраховані геометричні розміри пасивних елементів (резисторів) з урахуванням їх опору та потужності; обрані матеріали резистивних плівок та перевірено правильність цього вибору. Маючи значення розмірів резисторів та навісних компонентів (транзисторів) була підрахована площа підкладки ІМС з урахуванням зовнішніх та внутрішніх КП, яка становить За розрахованим значення обрано 8-ий типорозмір підкладки згідно стандартам () Список літератури 1. Методичні вказівки до курсового проектування з дисциплін “Основи мікроелектроніки”, “Основи нано- та мікроелектроніки” для студентів спеціальностей 8.091001, 8.091003, 8.080402 денної форми навчання / Укл.: О.В.Андріянов, В.А.Мокрицький, - Одеса: „Наука і техніка”, 2004. - 64 с. 2. Аналоговые интегральные микросхемы: Справочник / Б.П.Кудряшов, Ю.В.Назаров, Б.В.Тарабрин, В.А.Убышев. - М.: Радио и связь, 1981. - 160с.
Страницы: 1, 2
|
|