Розробка технічних засобів обміну інформацією для банківської системи з визначенням та виправленням помилок

синхронне передавання;

синхронне приймання із внутрішньою синхронізацією;

синхронне приймання із зовнішньою синхронізацією.

Швидкість передавання під час обміну інформацією у синхронному режимі може сягати 56000 біт/с, у асинхронному - 9600 біт/с. Довжина слів, що передаються - 5 ... 8 біт.

Основними сигналами управління є: WR, RD, C/D, CS. Вхідні сигнали WR та RD визначають напрямок потоку інформації, що передається з шини даних мікропроцесора до УСАПП чи навпаки. Вхідний сигнал C/D разом із сигналами WR, RD та CS визначає вид інформації, що поступає до мікросхеми чи до каналу даних.

Послідовність записування інструкції команди та інструкції режиму, синхросимволів та даних для запуску мікросхеми наведена у таблиці 3.1. При цьому синхросимвол може бути один чи обидва взагалі відсутні, що визначається інструкцією режиму.

Таблиця 3.1 - Послідовність завантаження УСАПП

З таблиці 3.1 видно, що безпосередньо після скидання потрібно записати інструкцію режиму, тобто до регістра режиму записується перше слово управління для синхронного чи асинхронного режиму.

Оскільки в технічному завданні на курсовий проект задано асинхронний режим передачі, то слово управління буде мати вигляд, наведений на рис.3.1:

Рисунок 3.1 - Формат інструкції для асинхронного режиму

Відповідно до наведенної структури виберемо формат слова управління, наведений у табл. 3.2:

Таблиця 3.2 - Формат слова управління

Розряди D0 та D1 визначають асинхронний режим. Це поле також визначає швидкість приймання та передавання інформації, яку ми вибираємо рівною 1:1.

Розряди D2 та D3 визначають довжину (кількість бітів даних) слова, що передається чи приймається.

Розряди D4 та D5 здійснюють управління контролем парності. Біт контроля парності додається до бітів даних (не входить у довжину слова). Контроль парності не використовується.

Розряди D6 та D7 визначають кількість стоп-бітів, які вводяться після біту контролю і призначені для фіксації закінчення посилання даних. Довжину стоп-біта вибираємо рівною півтора. Після запису інструкції режиму записується інструкція команди, формат якої наведений на рисунку 3.2.

Рисунок 3.2 - Формат інструкції команд

У системах передавання даних часто необхідно контролювати стан сигналів під час виконання операції. Формат регістра станів наведений на рисунку 3.3.

Рисунок 3.3 - Формат регістра стану

Біт D4 встановлюється в одиницю у випадках:

читання наступної кодової комбінації з лінії зв'язку, коли попередня комбінація мікропроцесором зчитана не була;

у синхронному режимі роботи із внутрішньою синхронізацією, коли попередня кодова комбінація відповідала першому синхросимволу, а наступна не відповідає другому синхросимволу;

під час читання даних чи стану у випадку внутрішнього пересилання інформації чи синхросимволів.

Помилки не переривають роботи мікросхеми. Тригери встановлюються до початкового стану інструкцією команди. Читання стану дозволяє використовувати дану мікросхему не лише у режимі переривань, але й у режимі програмного опитування прапорів.

Прямим аналогом цієї мікросхеми є I8251 фірми Intel Corp .

3.2 Мікроконтролер КМ1816ВЕ51

З урахуванням вимог технічного завдання, для виконання пристрою міжконтролерного обміну інформацією, її кодування та декодування, а також запису інформації доцільно використати мікропроцесор КМ1816ВЕ51.

Мікроконтролер виконаний на основі високорівневої N-МОП технології і випускається в корпусі ВІС, що має 40 зовнішніх виводів. Цокольовка корпусу МК51 і найменування виводів показані на рисунку 3.4.

Для роботи МК51 потрібно одне джерело електроживлення +5 В. Через чотири порта що програмуються введення/виводу МК51 взаємодіє із середовищем у стандарті ТТЛ-схем із трьома станами виходу.

Основу структурної схеми МК51 (рисунок 3.5) утворює внутрішня двонаправлена 8-бітна шина, що зв'язує між собою всі основні вузли і пристрої:

- резидентна пам'ять,

- АЛП,

- блок регістрів спеціальних функцій,

- пристрій керування

- порти введення/виводу.

Арифметично-логічний пристрій.

8-бітне АЛП може виконувати арифметичні операції додавання, віднімання, множення і ділення; логічні операції І, АБО, виключаєче АБО, а також операції циклічного зсуву, скиду, інвертування і т.п. У АЛП є програмно недоступні регістри Т1 і Т2, призначені для тимчасового збереження операндів, схема десяткової корекції і схема формування ознак.

Найпростіша операція додавання використовується в АЛП для інкрементування вмісту регістрів, просування регістра вказівника даних і автоматичного обчислення наступної адреси РПП. Найпростіша операція віднімання використовується в АЛП для декрементування регістрів і порівняння змінних.

Найпростіші операції автоматично утворять "тандеми" для виконання в АЛП таких операцій, як, наприклад, інкрементування 16-бітних реєстрових пар.

В АЛП реалізується механізм каскадного виконання найпростіших операцій для реалізації складних команд. Так, наприклад, при виконанні однієї з команд умовної передачі керування по результату порівняння в АЛП тричі інкрементується СК, двічі виконується читання з РПД, виконується арифметичне порівняння двох змінних, формується 16-бітна адреса переходу і приймається рішення про те, робити або не робити перехід по програмі. Всі перераховані операції виконуються в АЛП усього лише за 2 мкс.

Пам'ять програм і пам'ять даних, розміщені на кристалі МК51 фізично і логічно розділені, мають різноманітні механізми адресації, працюють під керуванням різноманітних сигналів і виконують різні функції.

Пам'ять програм (ПЗП або СППЗП) має ємність 4 Кбайта і призначена для збереження команд, констант, керуючих слів ініціалізації, таблиць перекодування вхідних і вихідних змінних і т.п. РПП має 16-бітну шину адреси, через яку забезпечується доступ із лічильника команд або з регістра-вказівника даних. Останній виконує функції базового регістра при непрямих переходах по програмі або використовується в командах, що оперують із таблицями.

Пам'ять даних (ОЗП) призначена для збереження змінних у процесі виконання прикладної програми, адресується одним байтом і має ємність 128 байт.

Вхідні сигнали для МК51 можуть формуватися ТТЛ-схемами або n-МОП-схемами. Допустимо використання в якості джерела сигналів для МК51 схем із відкритим колектором або відкритим стоком. Проте при цьому час зміни вхідного сигналу при переході з 0 у 1 виявиться сильно затягнутим.

. Звертання до портів введення/виводу можливо з використанням команд, що оперують із байтом, окремим бітом і довільною комбінацією біт. При цьому в тих випадках, коли порт є одночасно операндом і місцем призначення результату, пристрій керування автоматично реалізує спеціальний режим, що називається "читання- модифікацію-запис". Цей режим звертання припускає введення сигналів не з зовнішніх виводів порту, а з його регістра-засувки, що дозволяє виключити неправильне зчитування раніше виведеної інформації.

Рисунок 3.4 - Структурна схема МК51

4 Розробка структурної схеми

Структурна схема знаходиться у додатку В, складається з таких блоків:

1) лінія зв'язку;

2) перетворювач уніполярної напруги в біполярну;

3) перетворювач біполярної напруги в уніполярну;

4) згортковий кодер;

5) згортковий декодер;

6) пристрій введення/виведення;

7) тригер (для запам'ятовування стану);

8) лічильник;

9) пристрій управління;

10) мікроконтролери.

В основі пристрою лежить система передачі інформації, яка складається з вищеописаних блоків. Вона складається з приймальної частини, каналу зв'язку і передавальної частини. Передавальна частина складається з мікроконтролера, в якому зберігається інформація, яку потрібно передати, пристрою управління, який керує зчитуванням даних з мікроконтролера, пристрою введення/виведення (IOS), який представляє собою УСАПП Intel 8251, згорткового кодера, який кодує інформацію згортковим кодом, який може виправляти помилки, перетворювача уніполярної напруги в біполярну згідно індивідуального завдання, схеми зворотнього зв'язку, потрібної для того, щоб впевнитись, що повідомлення було прийнято, яка складається зі схеми вимірювання часу, двох тригерів, лічильника і ця схема з'єднана з пристроєм управління.

Лінія зв'язку представляє собою самостійний елемент і в даній роботі вона розглядається як єдиний блок в спрощеному вигляді.

Приймальна частина складається з перетворювача біполярної напруги в уніполярну, щоб отримати сигнали, які сприймають цифрові мікросхеми, згорткового декодера, щоб декодувати інформацію, закодовану кодером і виявити помилки, якщо вони є , мікроконтролера, в який записується інформація в разі її успішного прийому, схеми зворотнього зв'язку, яка передає передавальній стороні сигнали про те, що інформація успішно і правильно прийнята, або прийнята неправильно. Вона складається з двох тригерів і формувача повідомлення.

5 Розробка функціональної схеми

Інформація, призначена для передавання знаходиться в мікроконтролері, де чекає своєї черги на передавання. З мікроконтролера інформація по 8 біт передається до входу згорткового кодера, де вона кодується згортковим кодом для виправлення помилок і передається на вхід ТхD УСАПП. У якості пристрою введення-виведення УСАПП вибрано І8251. Після формування повідомлення в асинхронному режимі сигнал перетворюється з уніполярного в біполярний. Цей перетворювач сигналів містить у собі тригер, 2 мікросхеми «АБО», один інвертор і підсилювач з коефіцієнтом підсилення 2.4 і суматор на операційному підсилювачі.

Схема зворотного звязку реалізована, як показано в додатку В: в основі її лежить схема вимірювання часу для порівняння прийнятого сигналу з еталонним. Можливі 2 варіанти: або прийнятий сигнал менше еталонного, або довше. У першому випадку це означає, що потрібно повторити біт інформації, в другому-що можна передавати наступний біт. Лише після спрацювання схеми зворотного звязку і отримання сигналу про успішне передавання може початись передавання наступного біта. Для зафіксування стану успішного прийняття інформації використовуються 2 тригера. Пристрій управління для керування мікроконтролером використовуються два лічильника-один перемикається при отриманні сигналу про те, що треба передавати біт, а інший послідовно генерує 8 імпулісів для зчитування 8 біт.

На приймальній стороні сигнал поступає на перетворювач біполярної напруги в уніполярну, який реалізований на 2-х діодах і одному підсилювачі з коефіцієнтом підсилення -1 і суматора на операційному підсилювачі, який також послаблює сигнал в 2.4 рази. Після перетворення інформація поступає на згортковий декодер, де вона декодується, виправляються помилки. Після декодування сигнал поступає на вхід RxD і записується по мікроконтролеру. Якщо інформація не записалась(наприклад-виникнення помилки переповнення чи парності) схема зворотного звязку сигналізує про відповідну помилку. Тригер встановлюється в 1, і одновібратор генерує імпульс тривалістю 0.3 мс. Якщо помилки не виникло і можна передавати наступний біт, генерується імпульс тривалістю 0.5 біт. Один з цих імпульсів відсилається до лінії звязку.

6 Розробка принципової схеми

У якості операційних підсилювачів в схемі вибрано К1401УД1. Цей ОП вимагає двополярного живлення -5В - +5В.

У якості мікросхем логічних «АБО» вибрано мікросхеми КР1533ЛИ6 з живленням від 0 до +5В, яка містить 4 «АБО».

У якості мікросхем логічних «І» вибрано мікросхеми КР1533ЛИ1 з живленням від 0 до +5В, яка містить 4 «І».

У якості мікросхем Т-тригерів обрано мікросхеми КР1533ТМ7 на основі D-тригерів з живленням від 0 до +5В, яка містить 4 тригера.

У якості пристрою введення-виведення УСАПП вибрано І8251.

7 Вибір та обґрунтування мови програмування

Існує велика кількість мов програмування, які застосовуються при роботі з різноманітними мікропроцесорами, мікроконтролерами та персональними комп'ютерами. Мови програмування для мікро-ЕОМ можна розділити на три основних рівні: машинні, алгоритмічні високого рівня і асемблера.

На самому нижньому рівні знаходяться машинні мови програмування. Їх основним недоліком є те, що будучи мовами цифр, вони незручні для опису обчислювальних процесів і тому потребують від програмістів великих зусиль при написанні і налагодженні програм. Перевагами машинної мови є те, що для програмування на ній необхідні знання тільки системи команд ЕОМ, а для виконання складених таким чином програм обчислювальна машина не потребує ніяких трансляторів. Крім того, при використанні машинної мови можна досягнути максимальної гнучкості в реалізації технічних можливостей ЕОМ.

Алгоритмічні мови високого рівня (наприклад Паскаль) займають верхнє положення в ієрархії мов програмування. Будучи наближеними до звичної математичної нотації і в ряді випадків забезпечуючи природну форму опису обчислювальних процесів, вони доволі прості і зручні в програмуванні, але не завжди дозволяють в повній мірі реалізувати технічні можливості ЕОМ, а результуючі машинні програми, отримані після трансляції програм з алгоритмічних мов, зазвичай неефективні з точки зору об'єму або швидкодії. Недоліком цих мов також є те, що їх застосування передбачає наявність транслятора, який є складним програмним комплексом. Але внаслідок своїх незаперечних переваг мови високого рівня широко застосовуються в програмуванні для різних класів ЕОМ, в тому числі і для мікро-ЕОМ.

Мова DELPHI, забезпечуючи можливість символічних імен в програмі і позбавляючи програміста від стомлюючої роботи по розподілу пам'яті ЕОМ для змінних і констант, суттєво полегшує роботу програміста і підвищує його продуктивність у порівнянні з програмуванням на машинній мові. Мова DELPHI дозволяє також гнучко і повно реалізовувати технічні можливості ЕОМ. В середовищі DELPHI реалізовано зручний та потужний компілятор програм, необхіднй для мов високого рівня, а результуюча машинна програма на виході DELPHI може бути такою ж ефективною, як і програма, яку зразу написали на машинній мові. Тому не дивно, що середовище програмування DELPHI набуло широкого вжитку серед програмістів.

Мова програмування Паскаль є мовою помірної складності і містить в той самий час розвинені засоби для організації і обробки різноманітних структур даних і є досить досконалим інструментом для створення надійного програмного забезпечення.

Таким чином, проаналізувавши вище сказане, було вирішено реалізувати програмну частину даного курсового проекту на мові низького рівня - Ассемблер.

Висновки

В результаті виконання даного завдання було розроблено технічні засоби міжконтролерного обміну та докуменацію до нього, які задовольняють усім вимогам до курсового проекту.

Курсовий проект складається з 7 розділів.

В першому розділі було приведено основні відомості стосовно загорткових кодів.

В другому розділі охарактеризовано режими передачі даних..

Третій розділ присвячений вибору елементної бази..

В четвертому розділі описано процес розробки структурної схеми.

В п'ятому розділі описано функціональну схему.

В шостому розділі описано принципову схему.

Сьомий розділ присвячений вибору мови програмування та розробці алгоритмів.

Література

Разработка и оформление конструкторской документации радиоэлектронной аппаратуры: Справочник / Романычева Э.Т., Иванова А.К., Куликов А.С. и др.; Под ред. Романычевой Э.Т.- М.: Радио и связь, 1989.

Воробьёв Н.И. Проектирование электронных устройств. - М.: Высшая школа, 1989.

Усатенко С.Т., Каченюк Т.К., Терехова М.В. Выполнение электрических схем по ЕСКД.- М.: Издательство стандартов, 1989.

Хоровиц П., Хилл У. Искусство схемотехники: В 2-х томах.- М.: Мир, 1986.

Справочник по единой системе конструкторской документации / под ред. Степанова Ю.И.- Харьков: Прапор, 1979.

Додатки

Додаток Д (обов'язковий)

Додаток Е

(обов'язковий)

Лістинг програми

MOV AL, 0B12H

OUT 0EH, AL

Введення інформації

MOV AL, 09

OUT 0EH, AL

CALL DELAY

MOV AL, 08

OUT 0EH, AL

DELAY: MOV CX, 134

D: LOOP D

RET

M1: IN AL, 0CH

AND AL, 00001000B

JK M1

ANI 00001111

IN AL, 08H

MOV R, AL

ANI 1111 0000

IN AL, 08H

MOV R, AL

MOV AL, 0B12H

OUT 0EH, AL

Виведення інформації

MOV AL, 03

OUT 0EH, AL

CALL DELAY

MOV AL, 01

OUT 0EH, AL

DELAY: MOV CX, 134

D: LOOP D

RET

M1: IN 0CH, AL

AND AL, 00001000B

JK M1

MOV AL , R

ANI 00001111

OUT AL, 0АH

MOV AL , R

ANI 1111 0000

OUT AL, 0АH

Страницы: 1, 2