Розробка інформаційно-вимірювальної системи для перевірки гідромоторів

Port D (PD7.. PD0) 8-розрядний двунаправлений порт I/O із вбудованими навантажувальними резисторами. Вихідні буфери забезпечують втікаючий струм 20 мА. При використанні виводів порта в якості входів і установці зовнішнім сигналом в низький стан, струм буде витікати тільки при підключених вбудованих навантажувальних резисторах. Порт D використовується також при реалізації різноманітних спеціальних функцій.

RESET Вхід скидання. Для виконання скидання необхідно утримувати низький рівень на вході протягом двох машинних циклів.

XTAL1 Вхід інвертуючого підсилювача генератора і вхід схеми вбудованого генератора тактової частоти.

XTAL2 Вихід інвертуючого підсилювача генератора.

AVCC Напруга живлення аналого-цифрового перетворювача. Вивод під'єднується до зовнішнього VCC через низькочастотний фільтр.

AREF Вхід аналогової напруги порівняння для аналого-цифрового перетворювача. На цей вивод, для забезпечення роботи аналого-цифрового перетворювача, подається напруга в діапазоні між AGND і AVCC.

AGND Цей вивод повинен бути під'єднаний до окремої аналогової землі, якщо плата оснащена нею. В іншому випадку вивод під'єднується до загальної землі.

Для живлення ADC використовуються два окремих входи: AVсс і AGND. Вхід AGND повинен бути приєднаний до GND в якомусь одному місці, а напруга AVсс не повинна відрізнятися від напруги Vсс більш ніж на 0,4 В. Зовнішня напруга порівняння подається на вхід AREF і повинна бути в діапазоні від 2,7 В до AVсс.

Схема включення мікроконтролера АТ90S8515 показана на рисунку 4.1.

Рисунок 4.2 - Блок-схема аналого-цифрового перетворювача

Цей механізм працює слідуючим чином: при зчитуванні даних першим повинен бути зчитаний регістр ADCL. Як тільки ADCL зчитаний звернення ADC до регістрів даних блокується. Таким Чином, якщо після зчитування стану ADCL, але до зчитування ADCH, буде завершене наступне перетворення, жоден з регістрів не буде оновлений і записаний раніше результат не буде викривлений. Звернення ADC до регістрів ADCH і ADCL дозволяється по завершенні зчитування вмісту регістру ADCH.

ADC має своє власне переривання, що може бути активоване по завершенню перетворення. Коли звернення ADC до регістрів заборонено, в процесі зчитування регістрів ADCL і ADCH, переривання буде активуватися, навіть якщо результат буде втрачений.

4.3 Вбудований універсальний асинхронний приймач-передавач

Мікроконтролери AT90S8515 оснащені полнодуплексними універсальними приймачами-передавачами (UART). Їхні основні можливості наступні:

- Генератор забезпечує будь-яку швидкість передачі інформації в бодах

- Висока швидкість передачі при низькій частоті XTAL

- 8-розрядний або 9-розрядний формати даних

- Фільтрація шуму

- Визначення переповнення

- Визначення помилок формування кадрів

- Детектування біта неправдивого старту

- Три окремих переривання: по завершенню передачі (TX Complete), по порожньому регістру даних, що передаються (TX Data Register Empty) і по завершенню прийому (RX Complete).

Передача даних

Блок-схема передавача UART показана на рисунку 4.3.

Передача даних ініціюється записом даних, що передаються, в регістр даних I/O UART (UDR). Дані пересилаються з UDR в зсувний регістр передачі в наступних випадках:

Новий символ записаний в UDR після того як був виведений з регістру стоповый біт символу, що передував. Зсувний регістр завантажується негайно.

Новий символ записаний в UDR раніше, ніж був виведений стоповий біт символу, що передував. Зсувний регістр завантажується після виходу стопового біту символу, що передається, який знаходиться в зсувному регістрі.

Якщо з 10 (11)-розрядного зсувного регістру передачі виведена вся інформація (зсувний регістр передачі порожній) дані з UDR пересилаються в зсувний регістр. В цей час встановлюється біт UDRE (UART Data Register Empty) регістру статусу UART (USR). При встановленому в стан 1 біті UDRE UART готов прийняти наступний символ. Запис в UDR очищає біт UDRE. В той самий час, коли дані пересилаються з UDR в 10 (11)-розрядний зсувний регістр, біт 0 зсувного регістру скидається в стан 0 (стан 0 - стартовий біт) а біт 9 або 10 встановлюється в стан 1 (стан 1 - стоповий біт). Якщо в регістрі управління UART (UCR) встановлений біт CHR9 (тобто вибраний режим 9-розрядного слова даних), то біт TXB8 регістру UCR пересилається в біт 9 зсувного регістру передачі.

Рисунок 4.3 - Передавач UART

Відразу після пересилання даних в зсувний регістр тактом бод-генератора стартовий біт зсувається на вивід TXD. За ним слідує LSB даних. Коли буде виданий стоповий біт зсувний регістр завантажується новою порцією даних, якщо вона була записана в UDR під час передачі. В процесі завантаження біт UDRE знаходиться в встановленому стані. Якщо ж нові дані не будуть завантажені в UDR до видачі стопового біту, прапор UDRE залишається встановленим. В цьому випадку, після того як стоповий біт буде знаходитись на виводі TXD протягом одного такту, в регістрі статусу UART (USR) встановлюється прапор завершення передачі TXC (TX Complete Flag).

Встановлений в стан 1 біт TXEN регістру UCR дозволяє передачу UART. При очищеному біті TXEN (скинутому в стан 0) вивод PD1 може бути використаний в якості виводу I/O загального призначення. При встановленому біті TXEN передавач UART підключається до PD1 і використає його в якості виводу виходу, незалежно від установки біту DDD1 в DDRD. Логіка відновлення даних виробляє вибірку станів виводу RXD з частотою в 16 раз більшою, ніж частота бодів. При знаходженні лінії в пасивному стані одиночна вибірка нульового логічного рівня буде інтерпретуватися як падаючий фронт стартового біту і буде запущена послідовність детектування стартового біту. Вважається, що перша вибірка виявила перший нульовий логічний рівень імовірного стартового біту. На вибірках 8, 9 і 10 приймач знову тестує вивод RXD на зміну логічних станів. Якщо дві або більш з цих трьох вибірок виявлять логічні 1, то даний імовірний стартовий біт відкидається як шумовий сплеск і приймач почне виявляти і аналізувати наступні переходи з 1 в 0.

Рисунок 4.4 - Приймач UART

Якщо ж був виявлений дійсний стартовий біт, то починає вироблятися вибірка наступних за стартовим бітом інформаційних бітів. Ці біти також тестуються на вибірках 8, 9 і 10. Логічний стан біту приймається по двом і більше (з трьох) однаковим станам вибірок. Всі біти вводяться в зсувний регістр приймача з тим значенням, що було визначене тестуванням вибірок. Тестування вибірок бітів символів, що приймаються показане на рисунку 4.5.

Рисунок 4.5 -Тестування виборок даних, що приймаються

При надходженні стопового біта необхідно щоб не менше двох вибірок з трьох підтвердили прийом стопового біта (показали високий рівень). Якщо ж дві або більш вибірок покажуть стан 0, то, при пересиланні прийнятого байта в UDR, в регістрі статусу UART (USR) встановлюється біт помилки кадру FE (Framing Error). Для відкриття помилки кадру користувач перед читанням регістру UDR повинен перевіряти стан біту FE. Прапор FE очищається при зчитуванні вмісту регістру даних UART (UDR). Незалежно від того прийнятий правильний стоповий біт або ні, дані пересилаються в регістр UDR і встановлюється прапор RXC в регістрі статусу UART (USR). Регістр UDR фактично є двома фізичними окремими регістрами, один з яких служить для передачі даних, а інший для прийому. При зчитуванні UDR звернення ведеться до регістру прийому даних, при записі звернення ведеться до регістру передачі. Якщо вибраний режим обміну 9-розрядними словами даних (встановлений біт CHR9 регістру UCR), при пересиланні даних в UDR біт RXB8 регістру UCR завантажується в біт 9 зсувного регістру передачі. Якщо після отримання символу до регістру UDR не було звернення, починаючи з останнього прийому, в регістрі UCR встановлюється прапор переповнення (OR). Це означає, що нові дані, що пересилаються в зсувний регістр не можуть бути передані в UDR і втрачені. Біт OR буферований і доступний тоді, коли в UDR читається байт вірогідних даних. Користувачу, для відкриття переповнення, необхідно завжди перевіряти прапор OR після зчитування вмісту регістру UDR.

При очищеному (скинутому в логічний стан 0) біті RXEN регістру UCR приймач заборонений. Це означає, що вивод PD0 може використовуватися в якості виводу I/O загального призначення. При встановленому біті RXEN, приймач UART підключається до виводу PD0, що працює як вивод входу, незалежно від установки біту DDD0 в DDRD.

При установці UART виводу PD0 на роботу в якості входу, біт PORTD0 може використовуватися для управління навантажувальним резистором виводу.[6]

4.3 Вибір перетворювача рівнів сигналу

За стандартною логікою одиниця представляється рівнем напруг від 2,4 до 5 В, а нуль - від 0 до 0,8 В. Проте, при передачі по каналу RS-232 нуль та одиниця кодуються однаковими за величиною(від 5 до 12 В), але різними за знаком сигналами.

Так як для передач по RS-232 стандартні логічні сигнали повинні бути перетворені в сигнали другого рівня, необхідно передбачити у схемі відповідні засоби перетворення. Десять років тому, для цієї мети використовувались спеціальні каскади з трьох-чотирьох транзисторів, пари діодів і майже десятка резисторів. Зараз ситуація значно змінилась: провідні виробники мікросхем повністю завершенні перетворювачі, які потребують мінімальної кількості додаткових елементів. До них відносяться МАХ202Е від МАХІМ і повністю їй ідентична AD232 від Analog Devices. Всередині обидві мікросхеми містять перетворювач напруги +5 В у 10 В і каскади, що здійснюють перетворення логічних сигналів стандартного рівня у сигнали рівня по стандарту RS-232.

Кожна з цих мікросхем містить перетворювачі логічного рівня для двох приймачів та двох передатчиків.Кожна із перерахованих вище мікросхем містить перетворювачі логічного рівня для двох приймачів і двох передавачів. Ми використаємо мікросхему AD232 і тільки один її приймально-передавальний канал. Схема включення послідовного інтерфейсу RS232 показана на рисунку 4.6.

55

Рисунок 4.6 - Схема включення послідовного інтерфейсу RS232

Швидкість обміну інформацією може бути вибрана в межах: від 9600 бот до 115200 бот. Оскільки мікроконтролер при різних швидкостях і опорних частотах має різні помилки передачі, то при опорній частоті 4 МГц, яка використовується, ця помилка буде мінімальною при швидкості 19200 бот. Саме тому буде використовуватися така швидкість. Вона є достатньою для обміну інформацією між мікроконтролером і комп'ютером, а також дозволяє використовувати старі комп'ютери 386 типу.

Технічні характеристики послідовного інтерфейсу ADM232LIN:

діапазон вхідної напруги низькргр рівня: від 0 до 0,8 В;

діапазон вхідної напруги високого рівня: від 2,4 до 5 В;

час установки вихідної напруги: 4 мс;

діапазон вихідної напруги: ± 10 В;

швидкість передачі даних: 19200 бот;

максимальна помилка при передачі: 0,2 % .

Живлення всіх елементів має бути стабільним, щоб уникнути збоїв у роботі системи. Для забезпечення високої стабільності використаємо джерело опорної напруги. Найкращими джерелами, які випускаються в теперішній час є: REF-02, AD586, LM113, TL431. Одним з найкращих п'ятивольтних джерел опорної напруги є мікросхема TL431. Схема підключення опорного джерела живлення TL431 показана на рисунку 4.7

55

Рисунок 4.7 - Схема включення опорного джерела живлення

Джерело опорної напруги TL431 має такі технічні характеристики:

відхилення напруги від опорного значення: ± 0,02 В;

струм споживання 2 мА;

діапазон струму навантаження: від 0 до 10 mА;

температурний коефіцієнт вихідної напруги: 10-5/ єС .

Для того щоб вхідний сигнал якомога менше спотворити, при його проходженні через резистори, які будемо використовуватися для ділення напруги та схем включення мікроелементів - будуть прецензійними.[7]

4.4 Розробка принципової схеми

Поєднавши перераховані вище компоненти схеми, розроблена принципова схема системи, представлена в графічній частині бакалаврській роботи. Працює вона таким чином.

На роз'єм ХР1 подаються сигнали від сенсорів, які проходять через фільтруючі RC-ланцюжки (R4-C2, R5-C3, R6-C4, R7-C5, R8-C6, R9-C7, R10-C8, R11-C9). Діоди VD2-VD17 використовуються для захисту від переполюсовки. Після проходження через ці ланцюжки сигнали від сенсорів подаються безпосередньо на входи (А0-А7) аналого-цифрового перетворювача мікроконтролера DD3. Елементи R1, R2, R3, VD1, C1, C10 утворюють джерело опорної напруги аналого-цифрового перетворювача, яка поступає на вхід AREF. Елементи DA1, C12 утворюють монітор скиду мікроконтролера DD3. Елементи DD1, DD2 представляють собою оптопари, призначені разом із R12, R13, R17, R18, C11, C16 для організації гальванічної розв'язки від персонального комп'ютера. Мікросхема DD4 - перетворювач рівнів сигналів для послідовного інтерфейсу RS-232C.

Після обробки сигналів сенсорів в мікроконтролері вони передаються через послідовний інтерфейс до персонального комп'ютеру. Схема наведена в додатку Б.

Висновки

В даній бакалаврській роботі викладено матеріали на тему: “Вимірювальна система для повірки гідромоторів”. Проведені теоретичні дослідження методів та засобів повірки гідромотора. Метою бакалаврської роботи було створення приладу, який би задовольняв потреби найсучаснішої вимірювальної техніки, а це, перш за все, швидкодія, наявність ергодичного інтерфейсу, простота та швидкість обробки інформації та наглядне її представлення. Тому в даній бакалаврській роботі створений сучасний вимірювальний прилад, який задовольняє вищеприведені вимоги, при цьому забезпечуючи достатній діапазон фізичної величини і порівняно невелику похибку.

В практичній частині на базі вибраної структурної схеми розроблена схема принципова, що представляє собою поєднання найсучасніших мікросхем, які спрощують задачу керування приладом і роблять його зручним у користуванні навіть для неспеціаліста..

Література

1. Осипов П. Е., Гидравлика, гидравлические машины и гидропривод. М., 1981.

2. Башта Т. М., Руднев С.С., Некрасов Б. Б. и др. Гидравлика, гидрошины и гидроприводы. М., 1982.

3. Бальшаков В. А., Попов В. Н. Гидравлика. Общий курс. К., 1989.

4. ГОСТ 20719-83. Гидромоторы. Правила приемки и методы паверки. 1984.

5. Проектирование микропроцесорных измерительных приборов и систем/В.Д. Циделко, Н.В. Нагаец, Ю.В. Хохлов и др.- К.: Техніка, 1984.-215 с.

6. Вострокнутов Н.Н. Цифровые измерительные устройства. Теория погрешностей, испытаний, поверка. -М.: Энергоатомиздат, 1990.-208 с.

7. Хазанов Б.И. Интерфейсы измерительных систем.- М.: Энергия, 1979. - 169с.

Додаток А.

Структурна схема

Додаток Б.

Схема принципова електрична

Страницы: 1, 2, 3, 4