Резисторы

в) средняя мощность, рассеиваемая резистором Р, и максимально допустимая удельная мощность Ро.

г) основные технологические и конструктивные ограничения. Сопротивление резистора R -- Rs l/b, где l и b -- длина и ширина резистора.

Проектирование резистора с заданным номиналом сводится к определению конфигурации резистивного слоя, так как при известном поверхностном сопротивлении слоя Rs номинальное значение сопротивления резистора зависит от отношения его длины к ширине (коэффициента формы Кф = l/b). Контактные площадки, расположенные на концах полупроводникового резистора, вносят дополнительные сопротивления. Поэтому в расчетную формулу вводится поправочный коэффициент, зависящий от конфигурации контактных областей. На рис. 8. приведены несколько типовых топологий полупроводниковых резисторов. Конфигурации, приведенные на рис. 8, а, б, пригодны для реализации низкоомных резисторов с номинальными значениями от нескольких ом до одного килоома. При этом оказывается, что для очень низкоомных резисторов ширина превышает его длину.

R = Rs(l/b + 2k1), (1)

R = Rs((li + k)/b-b3k1)

где k1 = 0,07 -- поправочный коэффициент.

Для резисторов с номинальными значениями, превышающими 400 Ом, можно использовать топологию, приведенную на рис. 8, в. Расчетное соотношение для определения сопротивления резистора в этом случае

R = Rs(l/b + 2k2), (2)

где k2 = 0,65 - поправочный коэффициент.

Резисторам с номинальными значениями более 1 кОм целесообразно придавать форму змейки (рис. 8, г), что позволяет значительно уменьшить площадь, занимаемую резистором. Изгибы резистора оказывают влияние на его значение, что учитывается используемым для этого случая расчетным соотношением

R = Rs (l?/b + 2·0,65 + n0,55), (3)

где l? - суммарная длина прямоугольных участков; п - число изгибов резистора на угол 90 °.

Рис.8. Топологии диффузионных резисторов: а, б - низкоомные до 1 кОм; в, г - свыше 400 Ом.

Расчет геометрических размеров интегральных полупроводниковых резисторов начинают с определения их ширины. За ширину резистора принимают значений, которое не меньше наибольшего значения одной из следующих величин:

минимальной ширины резистора bтех, определяемой разрешающей способностью технологических процессов (bтех = 3,5 - 4 мкм);

минимальной ширины резистора bточн, при которой точность его изготовления равна заданной;

минимальной ширины резистора bР определяемой исходя из максимально допустимой рассеиваемой мощности:

bрас ? макс (bтех, bточн, bР). (4)

Ширина резистора

где Дb, Дl - абсолютные погрешности ширины и длины резистивной полоски (для типовых технологических процессов Дb = Дl = 0,05 - 0,1 мкм); Кф -коэффициент формы, определяется из соотношения Kф = R/Rs; гкФ - относительная погрешность коэф-фициента формы резистора:

гкФ = гR -гRS - гT (5)

Здесь гRS =ДRs /Rs - относительная погрешность удельного поверхностного сопротивления легированного слоя (для типовых технологических процессов гRS = 0,05 - 0,1); гT = бR (Тмакс = = 20°С) - температурная погрешность сопротивления.

Минимальное значение ширины bР определяется как'

(6)

где Pо - максимально допустимая удельная мощность рассеяния, выбираемая в зависимости от типа корпуса микросхемы и условий ее эксплуатации в пределах 0,5 - 4,5 Вт/мм.

Расчетную длину резистора определяют исходя из формулы (1).

Для составления топологического чертежа определяют вначале промежуточные значения ширины и длины резистора, учитывающие технологические отклонения размеров:

bпром = bрасч - 2Дтрав - бxj (7)

bпром = lрасч - 2Дтрав - бxj (8)

где Дтрав - погрешность, вносимая за счет систематического растравления контактных окон в окисле (для типовых технологических процессов Дтрав = 0,1 - 0,5 мкм); бx - погрешность, вносимая за счет ухода базовой (эмиттерной) диффузии под окисел в боковую сторону. Через б обозначен коэффициент, учитывающий распределение примесей вблизи границы резистора, причем обычно 0 ? б ? 2. Для резисторов шириной более 10 мкм боковой диффузией можно пренебречь (б = 0). В более узких резисторах боковая диффузия оказывает значительное влияние, поэтому в расчеты необходимо вводить соответствующую поправку.

Затем выбирают шаг координатной сетки d (d = 0,l; 0,2; 0,5; 1 мм) и, задаваясь масштабом 100:1, 200:1 и т. д., определяют топологические значения ширины и длины резистора:

bтоп = Kbd ? bпром (9)

lтоп = Kld ? bпром (10)

где Кb, Kl - целые положительные числа.

После этого оценивают получающуюся погрешность

гR = [R(lтоп, bтоп) - R] / R, (11)

где R(lтоп, bтоп) - сопротивление, рассчитанное по (1) при l - lтоп; b= bтоп.

Если Р гR Р > гRзад , то ширину резистора увеличивают на величину d и все вычисления повторяют.

3.3. Расчет полупроводниковых резисторов.

Все расчеты проводятся по упрощенной схеме с использованием табличных значений из справочника. Выбираем ширину базовой области для резистора:

1) Низкоомные резисторы с номиналом R ? 1 кОм имеет ширину базовой области в = 30 мкм;

2) Высокоомные резисторы с номиналом от 1 кОм до 5 кОм (1 кОм ? R ? 5 кОм) выполняются с шириной базового слоя в = 20 мкм;

3) Высокоомные резисторы с номиналом R > 5 кОм выполняются с шириной базовой области в = 15 мкм.

Таким образом, достигается воспроизводимость параметров резисторов в объеме партии вследствие малого влияния боковой диффузии и погрешностей технологических операций.

Из справочных данных принимаем следующие величины удельного поверхностного сопротивления сs:

1) при 100 Ом ? R ? 300 Ом сs = 120 Ом/?

2) при 300 Ом ? R ? 2,5 кОм сs = 222 Ом/?

3) при 3 кОм ? R ? 4 кОм сs = 320 Ом/?

4) при 5 кОм ? R ? 10 кОм сs = 240 Ом/?

Составим таблицу значений (таблица 3)

Таблица 3

Исходя из того, что коэффициент формы «n» можно представить двумя формулами:

и (12)

приравниваем правые части этих уравнений:

где в - ширина резистора, l - длинна резистора

Формула для расчета длины резистора l:

(13)

Все величины, входящие в формулу, нам известны, поэтому рассчитаем длину каждого из резисторов.

1)

Так как для чертежа топологии взят масштаб 400:1, то переведем величины в1 и l1 в мм:

l1 = 400 · 225.2 мкм = 90 080 мкм = 90 мм

в1 = 400 · 20 мкм = 8 000 мкм = 8 мм

2)

l2 = 400 · 500 мкм = 200 000 мкм = 200 мм

в2 = 400 · 15 мкм = 6 000 мкм = 6 мм

3)

l3 = 400 · 180.2 мкм = 72 080 мкм = 72 мм

в3 = 400 · 20 мкм = 8 000 мкм = 8 мм

4)

l4 = 400 · 25 мкм = 10 000 мкм = 10 мм

в4 = 400 · 30 мкм = 12 000 мкм = 12 мм

4. Проектирование технологии ИМС.

Основные правила проектирования топологии полупроводниковых микросхем с изоляцией р-n-переходом

Важнейший этап проектирования полупроводниковой микросхемы заключается в преобразовании ее электрической схемы в топологию. Сущность разработки топологии микросхем состоит в определении взаимного расположения элементов на подложке. Разработка топологии не сводится к размещению элементов на подложке. Этот процесс должен осуществляться так, чтобы обеспечить оптимальное расположение элементов, при котором уменьшается влияние паразитных эффектов, присущих полупроводниковым микросхемам. Поэтому одной из основных задач при разработке топологии микросхемы является выбор критерия оптимальности размещения элементов. В настоящее время при разработке топологии полупроводниковых микросхем с однослойной металлизацией обязательными считаются следующие критерии: минимизация общей суммарной длины соединений; минимизация числа пересечений межэлементных соединений.

Как уже отмечалось, разработка топологии микросхем производится в несколько этапов. После расчета геометрических размеров активных и пассивных элементов приступают к разработке эскиза топологии микросхем, который вычерчивается от руки в произвольном масштабе, но с сохранением приближенного соотношения габаритных размеров элементов. При разработке эскиза топологии в первую очередь определяют число изолированных областей (карманов), которые при изоляции обратносмещенным р-n-переходом создают с помощью разделительной диффузии акцепторных примесей. Таким образом, изолированная область представляет собой область n-типа, которая соответствует коллектору транзистора. Анализируя принципиальную электрическую схему, определяют число коллекторов, имеющих различные потенциалы. Этим числом в основном и обусловлено число необходимых изолированных областей.

При разработке эскиза топологии микросхем площади изолированных областей делают как можно меньшими. Это позволяет, во-первых, реализовать на пластине большое количество микросхем и, во-вторых, уменьшить паразитные емкости переходов коллектор - подложка, влияющих на их параметры. Минимальная площадь изолированной области зависит от геометрических размеров размещаемых в ней элементов, а также расстояний, кото-рые необходимо выдерживать между краем изолированной области и элементом и между элементами. В свою очередь, геометрические размеры областей самих элементов микросхем (эмиттера, коллектора, базы и т. д.) определяются требованиями, предъяв-ляемыми к их электрическим характеристикам и параметрам, а также технологическими возможностями.

Минимальное расстояние между областями элементов (топологические зазоры) определяют с учетом следующих факторов, возникающих в рабочем режиме микросхем: расширения обедненной области р-n-переходов; паразитного взаимодействия между областями. Кроме того, необходимо учитывать, что реальные размеры структурных элементов, а следовательно, и топологические зазоры между областями элементов зависят от ухода p-n-перехода под окисел, т. е. от эффекта боковой диффузии. Очевидно, что для определения топологических зазоров нужно учесть погрешности, присущие определенному технологическому процессу изготовления микросхем.

Технологические погрешности в основном возникают при проведении фотолитографических процессов, а также при диффузии. Ошибка, обусловленная процессом фотолитографии, состоит из неточностей, возникающих при изготовлении фотошаблонов, из размерной ошибки проявленного изображения, связанной с режимом экспонирования, и размерной ошибки, возникающей при травлении SiO2, а также из-за неточности совмещения фотошаблона с подложкой. Топологические зазоры должны быть оптимизированы, так как при неоправданно малых топологических зазорах может произойти перекрытие отдельных областей, например области разделительной диффузии и базовой области, вследствие чего схема не будет функционировать. В этом случае возрастает также паразитное взаимодействие между областями элементов. В частности, может возникнуть паразитный транзистор со структурой база - коллектор - область разделительной диффузии. Чем меньше зазор база - подложка, тем больше коэффициент усиления по току у этого паразитного латерального транзистора. С другой стороны, завышение топологических зазоров приводит к увеличению площади, занимаемой микросхемой. Например, при завышении топологических зазоров всего лишь на 0,5 мкм площадь транзистора возрастает приблизительно на 12 мкм2, а если микросхема содержит 50 транзисторов, то площадь, занимаемая микросхемой, увеличивается на 600 мкм2, что представляет весьма существенный вклад в потери площади.

Необходимо отметить, что обычный подход при расчете топологических зазоров, т.е. с точки зрения наихудшего случая, применяется довольно редко, чаще всего используется метод, основанный на сборе статистического распределения погрешностей. Топологические ограничения непрерывно изменяются по мере совершенствования технологических процессов изготовления микросхем.

Конструирование и выбор структуры интегральных транзисторов. Процесс проектирования планарных транзисторов состоит из следующих этапов: для данной серии ИМС или нескольких серий, исходя из быстродействия, потребляемой мощности, необходимой степени интеграции, задают электрические параметры транзисторов как базовых элементов ИМС; выбирают технологию производства ИМС, параметры материала подложки и эпитаксиального слоя, приближенно оценивают основные размеры конструкции транзисторов в плане и в сечении, проводят расчет электрических параметров транзисторов и, если они существенно отличаются от заданных, путем ступенчатого изменения конструктивных размеров и последующих расчетов подбирают геометрию всех областей транзисторной структуры, не выходя за рамки технологических ограничений. За-тем осуществляют экспериментальную проверку проведенной работы: разрабатывают комплект фотошаблонов, выпускают опытные партии транзисторных структур и измеряют их характеристики. Если параметры транзисторов отличаются от заданных, то методом последовательных приближений путем изменения размеров транзисторных областей и их характеристик, корректировки режимов технологических процессов добиваются необходимого соответствия параметров.

Расчет транзисторов сложен, трудоемок, без применения ЭВМ практически невыполним, точность его невысока. Поэтому часто этап расчета конструкции транзисторов опускают, акцентируя внимание на экспериментальном этапе. При этом на предприятии, выпускающем ИМС, формируют банк интегральных транзисторов с широким спектром характеристик. При таком подходе задача конструктора ИМС состоит в подборе конкретных типов интегральных транзисторов для данной ИМС в соответствии с ее электрической схемой.

1. Сначала выбирают физическую структуру различных областей транзистора. Удельное сопротивление подложки должно быть большим (1--10 Ом · см), что обеспечивает высокое напряжение пробоя и малую емкость обратно смещенного p-n-перехода коллекторной подложки.

2. При выборе уровня легирования коллекторной области (эпитаксиального слоя) необходимо выполнить ряд противоречивых требований: для получения малого последовательного сопротивления коллектора уровень его легирования должен быть высокий, а для получения малой емкости и высокого напряжения пробоя перехода база - коллектор - низкий.

Обычно удельное сопротивление эпитаксиального слоя выбирают равным 0,1 - 0,5 Ом см, а толщину - в пределах 2 - 15 мкм. Использование тонких эпитаксиальных слоев (до 3 мкм) позволяет уменьшить паразитные емкости и увеличить плотность размещения элементов. В структурах со скрытым n+ - слоем и подлегированием области коллекторного контакта последовательное сопротивление коллектора составляет 10--50 Ом.

3. При выборе уровней легирования базовой и эмиттерной областей необходимо также учитывать несколько противоречивых требований. Так, для уменьшения паразитного сопротивления между активной областью базы и контактом к базе следует увеличивать уровень легирования базы. Однако это приводит к снижению эффективности эмиттера и уменьшению напряжения пробоя перехода база - эмиттер. Кроме того, поверхностная концентрация примеси в базовом слое не должна быть меньше 5·1016 см -3, так как на поверхности этого слоя возможно образование инверсного проводящего канала n-типа, индуцированного встроенным зарядом в окисле.

4. Высокий уровень легирования эмиттера необходим для получения большого коэффициента инжекции. Однако при уровнях легирования эмиттерной области, достигающих предела растворимости примеси в кремнии, в кристаллической решетке образуются точечные и линейные дефекты, которые значительно уменьшают время жизни носителей заряда, что, в свою очередь, приводит к уменьшению коэффициента инжекции.

5. Частотные характеристики транзисторов зависят в основном от паразитных емкостей переходов и последовательных сопротивлений его областей. Влияние паразитных параметров уменьшают конструктивно за счет максимально возможного уменьшения геометрических размеров транзистора.

6. После выбора физической структуры выбирают конфигурацию транзистора. Поскольку характеристики в значительной степени зависят от размеров различных областей транзистора, нужно учитывать, что периметр эмиттера определяет токовые характеристики транзистора, площадь эмиттера - частотные характеристики, площадь базы - емкость перехода база - коллектор и распределенное сопротивление базы, площадь коллектора - емкость перехода коллектор - подложка и последовательное сопротивление коллектора.

7. Обычно анализируют несколько типовых конфигураций транзис-торов, где сплошными линиями обозначены границы диффузионных областей, а пунктирными - границы вскрытия окон в пленке двуокиси кремния для последующего формирования металлических контактов. Для микромощных схем наиболее пригодна полосковая конструкция транзистора

Взаимное расположение контактов к различным областям тран-зисторной структуры выбирают в зависимости от конкретного топо-логического рисунка микросхемы и удобства расположения выводов транзистора. Если необходимо получить малое сопротивление коллектора, применяют транзисторы с увеличенной контактной областью к коллектору. Для получения малого сопротивления базы и высокого коэффициента усиления используют конструкции с двумя контактами к базовой области. Многоэмиттерные транзисторы применя-ют во входных цепях схем транзисторно-транзисторной логики (ТТЛ).

На основе эскиза разрабатывают предварительный вариант топологии, который вычерчивают на миллиметровой бумаге в выбранном масштабе, обычно 100:1 или 200:1 (выбирают масштабы, кратные 100). Топологию проектируют в прямоугольной системе координат. Каждый элемент топологии представляет собой замкнутую фигуру со сторонами, состоящими из отрезков прямых линий, параллельных осям координат. Придание элементам форм в виде отрезков прямых линий, не параллельных осям координат, допустимо только в тех случаях, когда это приводит к значительному упрощению формы элемента. Например, если форма элемента состоит из ломаных прямых, составленных в виде «ступенек» с мелким шагом, рекомендуется заменить их одной прямой линией. Координаты всех точек, расположенных в вершинах углов ломаных линий, должны быть кратны шагу координатной сетки.

При вычерчивании чертежа топологии на миллиметровой бумаге принимают минимальный шаг координатной сетки, равный 0,5 мм. Можно выбрать другой шаг, но он должен быть кратным минимальному. Действительный (на кристалле) размер шага коор-динатной сетки зависит от выбранного масштаба топологии.

При вычерчивании общего вида топологии рекомендуется ис-пользовать линии разного цвета для различных слоев ИМС: эмиттерного - черный, базового - красный, разделительного (коллекторного) - зеленый, вертикального - черный пунктирный, скрытого - зеленый пунктирный, металлизации - желтый, окна в окисле для контакта к элементам - синий пунктирный, окна в пассивирующем (защитном) окисле - синий сплошной.

В процессе вычерчивания топологии для получения оптимальной компоновки возможно изменение геометрии пассивных элементов, например пропорциональное увеличение длины и ширины резисторов или их многократный изгиб, позволяющие провести над резистором полоски металлической разводки или получить более плотную упаковку элементов. При изменении формы пассивных элементов в процессе их размещения проводят корректировочные расчеты в соответствии с формулами и рекомендациями.

Проверка правильности разработки топологии ИМС. Последний из составленных и удовлетворяющий всем требованиям вариант топологии подвергают проверке в такой последовательности. Проверяют соответствие технологическим ограничениям: минимальных расстояний между элементами, принадлежащими одному и разным слоям ИМС.

5. Выводы о проделанной работе.

В данном курсовом проекте разработана топология интегральной микросхемы.

Разработанная мной топология соответствует электрической принципиальной схеме, учитывая топологические ограничения, и использует исходные конструктивные данные.

Для изготовления заданной схемы была выбрана планарная технология на кремниевой пластине. Изоляция элементов схемы осуществляется с помощью обратно смещённого р-n перехода.

Топология кристалла была разработана с учётом конструктивно-технологических ограничений и требований. Размеры диффузионных резисторов, использованных в схеме, были рассчитаны упрощённым методом.

Разработанная топология интегральной микросхемы не требует сложного оборудования и обеспечивает приемлемый результат для заданной схемы.

Список используемой литературы.

1. Николаев И.М., Филинюк Н.А. Интегральные микросхемы и основы их проектирования. - М.: Радио и связь. 1992 .

2. Конструирование и технология микросхем. Курсовое проектирование под ред. Коледова Л.А. - М: высшая школа. 1984

3. Степаненко И.П. Основы микроэлектроники - М.: Советское радио, 1980

4. Черчение под ред. Куликова А.С. - М: высшая школа, 1989

5. Малышева И. А. Технология производства интегральных микросхем - М: Радио и связь, 1991 .

Страницы: 1, 2, 3