 |
|
|||
 |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Меню |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
В аккумулятор записываем значение 1С Вычислим результат вычисления линейно разностного уравнения: В ходе выполнения программы в ячейки памяти с адресом отсчёта Y(n-2) записывается значение 8h, Значение Y(n-2), выводимое в порт, оказывается равным 4h. Объясняется это переходом перед выводом данных к однобайтовой форме представления чисел. Т.о. результаты работы программы, с учетом особенностей работы М.П.., полностью совпадают с результатами ручного просчёта. 8. Составление принципиальной схемы устройства и ее описание При разработки принципиальной схемы следует учесть предъявленные к ней требования, а также для уменьшения стоимости устройства и повышения его быстродействия необходимо стремиться к уменьшению числа используемых микросхем. В качестве операционного усилителя, который масштабирует и сдвигает входной аналоговый сигнал, возьмём ОУ общего применения марки К140УД14А. Триггер, обеспечивающий подачу сигнала готовности данных М.П., должен иметь инверсные входы R (вход установки в 0 состояние) и С (тактовый вход). Этим условиям удовлетворяет триггер К555ТМ2. Более подробное его описание приведено в приложении. Выбор микросхем памяти был описан в п.3. Т.е. · RAM- KP537РУ17, · ROM- КA1603РЕ1. В качестве регистра, служащего портом вывода данных возьмем КР1533ИР23. Остальные элементы схемы были даны в задании к курсовому проекту. Т.е. М.П. ВМ80А, генератор тактовых импульсов и системный контролер, являющиеся частью комплекта КП580ВМ80А. Принципиальная электрическая схема корректирующего фильтра приведена в приложении. 9. Заключение. В данной курсовой работе была построена схема цифрового устройства и разработана программа, обеспечивающая работу данного устройства как цифрового корректирующего фильтра. Цифровые фильтры имеют свои преимущества и недостатки перед аналоговыми. Аналоговые фильтры физически реализуемы, если в их передаточных функциях степень полинома числителя не выше степени полинома знаменателя. Цифровые фильтры не предъявляют таких ограничений, и, таким образом, они могут иметь характеристики, добиться которых в аналоговых фильтрах невозможно. К недостаткам цифрового фильтра можно отнести неточность представления коэффициентов вследствие ограниченной разрядности процессора. Разработанное устройство обладает недостаточным быстродействием см.п.6 Необходимость в высоком быстродействии связана со стремлением обрабатывать в реальном масштабе времени широкополосные сигналы. Из создавшейся ситуации возможны несколько выходов. 1. Уменьшить время выполнения программы за счет реализации некоторых операций, выполняемых программой (перевод из прямого кода в дополнительный, из дополнительного в обратный) аппаратными средствами. Однако это приведет к повышению стоимости устройства , что является нежелательным. 2. Уменьшить частоту дискретизации входного сигнала, но это возможно лишь в том случае, если Fд>Fв, где Fв- верхняя частота сигнала. Если же частота Fд выбрана в соответствии с теоремой Котельникова, т.е. Fд=Fв, уменьшение Fд приведёт к потери информации при восстановлении сигнала. 3. Увеличить тактовую частоту М.П. Однако используемый М.П. ВМ80А не поддерживает увеличение тактовой частоты выше 2.5 МГц. Анализируя всё выше изложенное можно сделать вывод, что реализовать работоспособное устройство, выполняющее требуемые функции над цифровым сигналом с частотой Fд=6кГц, на базе комплекта КП580ВМ80А невозможно. 10. Список использованных источников 1. Цифровые устройства и микропроцессоры: Методические указания к курсовой работе. /Сост. Н.И.Сальников, -Рязань :РРТИ, 1990. № 1767. 2. Локтюхин В.Н., Лебединская Г.М. Микропроцессорные вычислительные устройства :Методич. указания к курсовой работе./РРТИ. -Рязань, 1988. 3. Щелкунов Н.Н., Дианов А.П. Микропроцессорные средства и системы. -М. :Радио и связь, 1989. 4. Большие интегральные схемы запоминающих устройств :Справочник. /А.Ю.Гордонова, Н.В.Бекин и др.; Под ред. А.Ю.Гордонова и Ю.Н.Дьякова. -М. :Радио и связь, 1990. 5. Федорков Б.Г., Телец В.А. 0 Микросхемы ЦАП и АЦП :функционирование, параметры, применение. -М. :Энергоатомиздат, 1990. 11. Приложение Описание структурной схемы микросхемы КА1603РЕ1 Микросхема КА1603РЕ1- постоянное запоминающее устройство, предназначенное для хранения и считывания информации, записанной в процессе изготовления микросхемы. Структурная схема КА1603РЕ1 содержит входной адресный регистр, состоящий из 11 триггеров; дешифратор строк на семь разрядов и дешифратор столбцов на четыре разряда; накопитель, организованный в виде 8 подматриц, каждая из которых содержит 2048 бит. К каждой подматрице подключены отдельные цепи считывания. Кроме того, микросхема содержит схемы управления, которые вырабатывают управляющие сигналы, необходимые для запоминания и дешифрации адреса, а также считывания сигналов информации. Назначение выводов микросхемы КА1603РЕ1
Таблица истинности микросхем КА1603РЕ1
M- ЛЮБАЯ КОМБИНАЦИЯ ЛОГИЧЕСКИХ УРОВНЕЙ СИГНАЛОВ, ОТЛИЧНАЯ ОТ . Описание структурной схемы микросхемы КР537РУ17
Микросхема состоит из накопителя на 2048*8 бит, выполненного на КМОП- элементах памяти, формирователей адреса строк и столбцов, предназначенных для согласования ОЗУ по входу с уровнями ТТЛ- схем, дешифратора адреса строк на 8 входов и 256 выходов, дешифратора адреса столбцов на 4 входа и 16 выходов, предназначенных для выбора необходимого слова из накопителя. Разрядная схема предназначена для записи и считывания информации в накопитель. Усиление входных- выходных сигналов до необходимых уровней (уровней ТТЛ) осуществляется с помощью выходных формирователей, содержащих усилители считывания. Назначение выводов микросхемы КР537РУ17
Таблица истинности микросхем КР537РУ17
Микросхема К1108ПВ1. Микросхема 10-разрядного быстродействующего функционально законченного АЦП последовательного приближения К1108ПВ1 (А, Б) предназначена для преобразования аналогового сигнала в двоичный параллельный цифровой код. В состав функциональной схемы преобразователя входят ИОН, ГТИ, выходной регистр с тремя логическими состояниями и функцией хранения информации в течение одного цикла преобразования ВРг РПП, ЦАП, многовходовый КН с входным резисторным вычитающим устройством, дешифратором ДШ уровней тока и др. Микросхема рассчитана на преобразование однополярного входного напряжения в диапазоне от О до З В, подаваемого на вход через внешний ОУ или УВХ при максимальной частоте преобразования 1,1 МГц для 10-разрядного ре жима и 1,33 МГц для 8-разрядного режима. Микросхема К1108ПВ1 размещена в герметичном металлокерамическом корпусе типа 210В.24-1 с двухсторонним вертикальным расположением выводов. Для работы АЦП К1108ПВ1 требуется несколько внешних керамических конденсаторов и источники напряжения Ucc1=5В ±5% и Ucc2=5,2В ±5%. Номинальное значение напряжения внутреннего ИОН составляет 2,5 В. Мощность, потребляемая от источников питания, не превышает 0,85 Вт. Рис. Функциональная электрическая схема БИС АЦП К1108ПВ1. Нумерация и назначение выводов микросхемы: 1 - цифровой выход 1 (СР); 2-9-цифровые выходы 2--9; 10 - цифровой выход 10 (МР); 11 - готовность данных ; 12 - напряжение источника питания Ucc2 (цифровая часть); 13- укороченный цикл ; 14 - общий (цифровая земля); 15 - напряжение источника питания Ucc2 (аналоговая часть); 16 - коррекция СУ ЕС1; 17 - аналоговый вход; 18 - внешний ИОН ; 19 - коррекция ОУ ИОН FС2 ; 20 - общий (аналоговая земля); 21 - напряжение источника питания Ucc1; 22 - запуск ; 23 - такт CLK; 24 - разрешение считывания . Основные электрические параметры при температуре окружающей среды 25 0С Не менее Не более Число разрядов 10 - Время преобразования tc, мкс - 0.9 Частота преобразования fc,МГц 0.41.5 Время преобразования в режиме укороченного цикла tc8, мкс- 0.75 Выходное напряжение внутреннего ИОН ,В 2.42.8 Ток потребления Iсс1, мА - 50 Ток потребления Iсс2 мА- 130 Выходное напряжение низкого уровня , В - 0.4 Выходное напряжение высокого уровня , В 2.4- Ток потребления от внешнего источника опорного напряжения Iсс3, мА - 7 Преобразователь изготавливается по биполярной технологии с изоляцией р-n переходами и совмещенными прецизионными тонкопленочными резисторами. Технологические и схемотехнические особенности построения БИС обеспечили ей высокое быстродействие и стабильность статических параметров. Необходимый уровень нелинейности и выходного напряжения достигается за счет применения лазерной подгонки тонкопленочных резисторов. Цифровая часть БИС АЦП выполнена с применением низкоуровневых дифференциальных токовых переключателей на основе трехуровневых логических элементов. Внутренний ИОН состоит из опорного элемента на нескольких прямосмещенных р-n перёходах и стабилизирующего усилителя. В аналоговой части БИС используется многовходовый КН. Основное отличие структурного построения АЦП К1108ПВ1 от классического АЦП ПП заключается в раз делении внутреннего ЦАП на две части (статическую и динамическую), введения селектора опорных уровней на дифференциальных парах идентичных транзисторов и коммутатора управляющих токов селектора. Жесткая связь крутизны передаточной характеристики АЦП с значениями а также возможность использования внешнего ИОН позволяют применять БИС К1108ПВ в режиме умножения в пределах 10 % зоны относительно номинального значения =2,5 В. Динамические свойства АЦП в умножающем режиме определяются быстродействием внутреннего стабилизирующего ОУ, частота которого без подключения внешних элементов коррекции составляет не менее 3--5 МГц. Комбинированное структурное построение АЦП К1108ПВ1 определяет и внешний вид передаточной характеристики, у которой восемь однородных участков повторяются через 128 ступеней, причем ступени на границах участков (в местах «сшивания» ЦАП старших и младших разрядов) наиболее чувствительны к процессу настройки. Рассмотренные структурно-схематические построения аналоговой части АЦП значительно повысили его быстродействие, поскольку: 1) переходные процессы, связанные с переключением эталонов трех старших разрядов, отсутствуют; 2) входной ток АЦП протекает через ЦАП младших разрядов, что позволяет уменьшить сопротивление входного резистора в 8 раз по отношению к классическому АЦП ПП и уменьшить постоянную времени установления на выходе ЦАП. Одновременно снижается уровень влияния шумов ЦАП; 3) при сравнении трех старших разрядов коммутируемый ток протекает только по внутренним цепям кристалла, за счет чего исключаются переходные процессы в соединительных проводниках. Цикл преобразования в режиме 10-разрядного АДП состоит из 12 тактов (десять рабочих в процессе кодирования и по одному служебному в начале и в конце цикла преобразования). Цикл начинается с первым отрицательным фронтом после поступления команды на запуск . Во время первого служебного такта осуществляется сброс регистров и установление напряжения на входе селектора опорных уровней. В течение следующих десяти тактов происходит кодирование аналогового сигнала при условии, что он зафиксирован на входе АЦП. Благодаря тому, что сброс КН проводятся в конце каждого такта, вход преобразователя нечувствителен к импульсным помехам, действующем на протяжении 2/3 его длительности. В двенадцатом такте код из регистра хранения переписывается в выходной регистр, после чего формируется сигнал готовности данных. Появление на выходе (вывод 11 сигнала логический О свидетельствует о смене информации в выходном регистре и ее хранении весь следующий цикл преобразования. Для считывания информации необходимо подать на вход (вывод 24) сигнал логический О. При подаче на этот вход сигнала логическая 1 информационные выходы АЦП переводятся в третье состояние, в котором шина данных МП не нагружается. Одновременно с появлением импульса готовности данных можно производить выборку аналогового сигнала на входе АЦП. В БИС К1108ПВ1 предусмотрен 8-разрядный режим работы, т.е. с сокращением цикла кодирования на два такта (вход SЕ 10/8 соединяется с шиной отрицательного источника питания). Запуск АЦП можно считать устойчивым, если сигнал подается в течение одного периода тактовой частоты. с момента начала очередного цикла. При асинхронном режиме запуска (по отношению к тактовому сигналу) длительность сигнала должна быть не менее двух ее периодов. При этом задержка запуска АЦП (относительно фронта сигнала ) зависит от текущего положения фронтов и может достигать длительности одного периода тактовой частоты. Если после окончания очередного цикла преобразования на входе сохраняется уровень логического О, то начинается новый цикл. Порядок подключения источников питания к АЦП произвольный, однако при этом недопустимо включать источник даже кратковременно, если на входе не предусмотрены специальные схемы защиты от превышения уровня . Типовая схема включения БИС АЦП К11О8ПВI. С1=1 мкФ; С2=0,47 мкФ (керамический); С3=0,1 мкФ; С4=1 мкФ (керамический); R=100 Ом Страницы: 1, 2
| |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| © 2010 Все права защищены. | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
